多核处理器的访存模拟与优化技术研究
| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-10页 |
| 图目录 | 第10-13页 |
| 表目录 | 第13-14页 |
| 第一章 绪论 | 第14-24页 |
| ·半导体工艺发展趋势及其对结构的影响 | 第14-17页 |
| ·传统结构的局限 | 第17-18页 |
| ·多核处理器结构 | 第18-19页 |
| ·本文研究内容 | 第19-21页 |
| ·本文的研究背景与研究方法 | 第21页 |
| ·本文的贡献 | 第21-23页 |
| ·本文的组织 | 第23-24页 |
| 第二章 并行多处理器系统概述 | 第24-34页 |
| ·基本访存模型 | 第24-28页 |
| ·Cache一致性协议 | 第28-30页 |
| ·CMP与传统并行结构的比较 | 第30-34页 |
| 第三章 CMP片上存储技术研究现状 | 第34-48页 |
| ·存储墙 | 第34-35页 |
| ·线延迟问题 | 第35-37页 |
| ·CMP存储系统设计空间 | 第37-38页 |
| ·商业的 CMP原型芯片 | 第38-42页 |
| ·管理大容量 Cache的 NUCA技术 | 第42-45页 |
| ·分布式 Cache管理的容量有效技术 | 第45-47页 |
| ·小结 | 第47-48页 |
| 第四章 多核全系统模拟器 | 第48-76页 |
| ·龙芯 CPU的性能分析环境 | 第49-52页 |
| ·ICT-godson模拟器 | 第49-50页 |
| ·Sim-godson模拟器 | 第50-52页 |
| ·SimOS-Godson的设计目标 | 第52页 |
| ·处理器核模型的实现 | 第52-53页 |
| ·存储一致性的模拟实现 | 第53-63页 |
| ·典型的存储一致性模型 | 第54-56页 |
| ·存储一致性模拟面临的问题 | 第56-58页 |
| ·值预测检验算法 | 第58-63页 |
| ·全系统环境支持 | 第63-64页 |
| ·用户接口 | 第64-67页 |
| ·调试支持 | 第64-65页 |
| ·数据统计 | 第65-67页 |
| ·评测程序 | 第67-71页 |
| ·SPEC CPU2000 | 第67-69页 |
| ·SPLASH2 | 第69-70页 |
| ·商业应用 | 第70-71页 |
| ·评测 | 第71-73页 |
| ·准确度测试 | 第71-72页 |
| ·性能测试 | 第72-73页 |
| ·相关工作比较 | 第73-74页 |
| ·小结 | 第74-76页 |
| 第五章 多核访存控制器的优化策略 | 第76-98页 |
| ·RAM设备工作原理 | 第76-78页 |
| ·DRAM芯片结构 | 第78-81页 |
| ·DRAM控制器的设计与优化 | 第81-85页 |
| ·Page管理策略 | 第81-83页 |
| ·基于 Open Page的访存调度策略 | 第83-85页 |
| ·多核环境下的 DRAM访存行为分析 | 第85-88页 |
| ·基于预测与调度的Page管理策略 | 第88-96页 |
| ·设计思想 | 第88-90页 |
| ·请求仲裁与调度 | 第90-91页 |
| ·Page模式预测与管理 | 第91-93页 |
| ·性能评测 | 第93-96页 |
| ·小结 | 第96-98页 |
| 第六章 基于容量复用的异构 CMP Cache | 第98-110页 |
| ·设计思想 | 第98-100页 |
| ·逻辑与拓扑结构 | 第100-101页 |
| ·基于TAG包含、数据空间复用的Cache组织 | 第101-102页 |
| ·Cache层次与结构分析 | 第102-103页 |
| ·实验环境与方法 | 第103-104页 |
| ·性能模拟环境与参数 | 第103-104页 |
| ·应用负载 | 第104页 |
| ·性能结果与分析 | 第104-109页 |
| ·评价参数 | 第104-105页 |
| ·评测结果 | 第105-108页 |
| ·容量复用率 | 第108-109页 |
| ·小结 | 第109-110页 |
| 第七章 结束语 | 第110-114页 |
| ·本文总结 | 第110-111页 |
| ·未来工作 | 第111-114页 |
| 参考文献 | 第114-130页 |
| 中文参考文献 | 第130-132页 |
| 致谢 | 第132-134页 |
| 作者简历 | 第134页 |
