| 摘要 | 第1-4页 |
| Abstract | 第4-6页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-14页 |
| ·研究背景 | 第8页 |
| ·问题的提出 | 第8-9页 |
| ·研究的目的和意义 | 第9-10页 |
| ·研究现状 | 第10-12页 |
| ·第五代路由器 | 第10-11页 |
| ·国外主要产品 | 第11页 |
| ·国内产品 | 第11-12页 |
| ·研究内容及论文章节安排 | 第12-14页 |
| 第二章 路由器系统功能结构 | 第14-32页 |
| ·路由器的发展历史 | 第14-15页 |
| ·网络处理器技术 | 第15-16页 |
| ·路由器系统功能原理 | 第16-20页 |
| ·路由器在网络系统中的位置 | 第16-18页 |
| ·IP数据包转发原理 | 第18页 |
| ·IP包的处理流程 | 第18-19页 |
| ·IP包的输出流程 | 第19-20页 |
| ·系统主要设计目标 | 第20-21页 |
| ·硬件总体框架 | 第21-26页 |
| ·交换网板(SFC) | 第22-24页 |
| ·协处理板(UPC) | 第24页 |
| ·桥接告警监控板(BIC) | 第24-25页 |
| ·网络处理板(NPC) | 第25-26页 |
| ·网络处理板(NPC)硬件系统结构 | 第26-30页 |
| ·网络处理器板工作原理 | 第26-27页 |
| ·网络处理器 | 第27-29页 |
| ·SPI3总线 | 第29页 |
| ·串行解串芯片 | 第29-30页 |
| ·EPLD可编程器件 | 第30页 |
| ·交换 FPGA | 第30-31页 |
| 本章小结 | 第31-32页 |
| 第三章 交换FPGA关键实现算法研究 | 第32-48页 |
| ·简单FIFO研究及改进方案 | 第32-34页 |
| ·简单FIFO算法 | 第32-33页 |
| ·线头阻塞(Head-of-line blocking) | 第33页 |
| ·线头阻塞现象解决方案 | 第33-34页 |
| ·虚拟输出队列(VOQ)算法研究 | 第34-36页 |
| ·高效公平的队列仲裁算法及实现 | 第36-40页 |
| ·队列仲裁算法的设计要求 | 第36-37页 |
| ·RRM算法 | 第37-38页 |
| ·iSLIP算法 | 第38页 |
| ·两种仲裁算法的比较 | 第38-39页 |
| ·iSLIP算法判别器的实现 | 第39-40页 |
| ·两个VSC870的通道申请方案研究 | 第40页 |
| ·组播数据的有效处理 | 第40-41页 |
| ·FPGA内部存储器的使用和动态队列管理 | 第41-44页 |
| ·包缓存SSRAM带宽的处理方案 | 第44-45页 |
| ·870产生的包乱序的消除 | 第45-46页 |
| ·发往本板的包实现FPGA内部自环回 | 第46页 |
| 本章小结 | 第46-48页 |
| 第四章 FPGA的模块部分实现 | 第48-66页 |
| ·FGPA内部总体模块结构简介 | 第48-49页 |
| ·发送端NP接口模块设计 | 第49-53页 |
| ·FIFO操作时序 | 第50-52页 |
| ·内部QDR接口模块设计 | 第52-53页 |
| ·发送模块设计 | 第53-64页 |
| ·内部CACHE子模块 | 第53-56页 |
| ·内存池接口模块 | 第56-57页 |
| ·数据接口模块设计 | 第57-58页 |
| ·单播输出队列设计 | 第58-59页 |
| ·多播输出队列设计 | 第59-61页 |
| ·本板回环队列模块设计 | 第61-62页 |
| ·发送端口模块设计 | 第62-64页 |
| 本章小结 | 第64-66页 |
| 第五章 总结 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 发表论文情况说明 | 第69-70页 |
| 致谢 | 第70-71页 |