摘要 | 第1-12页 |
ABSTRACT | 第12-13页 |
第一章 绪论 | 第13-23页 |
·数字信号处理器概述 | 第13-16页 |
·DSP芯片的发展历程 | 第13-14页 |
·DSP芯片体系结构的特点 | 第14-15页 |
·DSP技术的发展及功能部件 | 第15-16页 |
·高性能CPU的设计方法综述 | 第16-21页 |
·设计方法 | 第17-20页 |
·优化设计的途径 | 第20-21页 |
·本文研究的主要内容、目的及意义 | 第21-22页 |
·本文的组织结构 | 第22-23页 |
第二章 YHFT-DSP体系结构概述 | 第23-30页 |
·YHFT-DSP的CPU结构 | 第23-27页 |
·YHFT-DSP的结构及CPU | 第23-24页 |
·CPU的数据通路 | 第24-27页 |
·YHFT-DSP的指令流水线 | 第27-28页 |
·YHFT-DSP的总体设计思路 | 第28-29页 |
·本章小结 | 第29-30页 |
第三章 YHFT-DSP乘法部件的设计 | 第30-60页 |
·YHFT-DSP的乘法部件概述及总体设计 | 第30-32页 |
·乘法部件概述 | 第30-31页 |
·乘法部件的总体结构 | 第31-32页 |
·乘法部件中的乘法类运算模块的设计及优化 | 第32-52页 |
·乘法器设计中的关键技术 | 第32-40页 |
·部分积的产生 | 第32-34页 |
·符号位缩减算法 | 第34-36页 |
·部分积求和的设计 | 第36-40页 |
·乘法类运算模块中的关键算法 | 第40-48页 |
·SIMD乘法器算法 | 第40-44页 |
·16×32 位整数乘法的实现 | 第44-46页 |
·点积类运算的实现 | 第46-48页 |
·乘法类运算模块的流水线设计 | 第48-52页 |
·流水线的划分 | 第48-49页 |
·流水线第一站的设计 | 第49-50页 |
·流水线第二站的设计 | 第50-51页 |
·流水线第三站的设计 | 第51-52页 |
·流水线第四站的设计 | 第52页 |
·乘法部件中的非乘法类运算模块的设计 | 第52-57页 |
·位操作、位扩展、位交互与解位交互模块的设计 | 第53页 |
·移位操作模块的设计 | 第53-55页 |
·平均值模块的设计 | 第55-56页 |
·非乘法类运算模块的流水线设计 | 第56-57页 |
·乘法部件的设计优化 | 第57-58页 |
·流水线的低功耗设计 | 第58-59页 |
·本章小结 | 第59-60页 |
第四章 YHFT-DSP算术逻辑运算部件的设计及优化 | 第60-66页 |
·算术逻辑运算部件概述 | 第60-61页 |
·算术逻辑运算部件概述 | 第60页 |
·算术逻辑运算部件的总体结构 | 第60-61页 |
·算术逻辑运算部件的设计 | 第61-64页 |
·算术运算和比较模块的设计 | 第61-62页 |
·逻辑运算和饱和运算模块的设计 | 第62页 |
·位数计数模块的设计 | 第62-63页 |
·SIMD运算和比较模块的设计 | 第63-64页 |
·字节操作模块的设计 | 第64页 |
·伪指令的实现 | 第64页 |
·算术逻辑运算部件的设计优化 | 第64-65页 |
·本章小结 | 第65-66页 |
第五章 乘法部件和算术逻辑运算部件的功能验证以及逻辑综合 | 第66-90页 |
·ASIC设计验证的方法 | 第66-70页 |
·模拟验证 | 第66-67页 |
·FPGA仿真验证 | 第67-68页 |
·形式化验证 | 第68-70页 |
·功能部件的模块级验证 | 第70-79页 |
·功能测试码的开发原则 | 第70-71页 |
·乘法部件功能测试码开发及模拟验证 | 第71-76页 |
·算术逻辑运算部件功能测试码开发及模拟验证 | 第76-78页 |
·验证结果分析 | 第78-79页 |
·功能部件的系统级验证 | 第79-82页 |
·形式化验证 | 第82-83页 |
·功能部件的逻辑综合 | 第83-89页 |
·综合概述 | 第84页 |
·设计优化 | 第84-87页 |
·逻辑综合及性能分析 | 第87-89页 |
·本章小结 | 第89-90页 |
第六章 结束语 | 第90-92页 |
·本文工作总结 | 第90页 |
·未来工作展望 | 第90-92页 |
致谢 | 第92-93页 |
参考文献 | 第93-96页 |
作者在学期间取得的学术成果 | 第96-97页 |
附录A MPYHI指令部分验证代码 | 第97-99页 |
附录B 字节操作模块部分设计代码 | 第99页 |