| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·引言 | 第8页 |
| ·MIMO-GMC 系统介绍 | 第8-9页 |
| ·频率同步简要介绍 | 第9-10页 |
| ·论文完成的主要工作和结构安排 | 第10-12页 |
| 第二章 数字通信中的频率同步技术 | 第12-20页 |
| ·数字通信系统中的载波同步技术 | 第12-18页 |
| ·信号参数估计 | 第12-13页 |
| ·载波同步 | 第13-16页 |
| ·载波同步系统的性能指标 | 第16-18页 |
| ·OFDM 中的频偏估计 | 第18-19页 |
| ·频偏校正技术 | 第19页 |
| ·本章小结 | 第19-20页 |
| 第三章 MIMO-GMC 系统的频率同步仿真研究 | 第20-42页 |
| ·引言 | 第20页 |
| ·MIMO-GMC 系统下行链路的时隙结构 | 第20-21页 |
| ·帧结构 | 第20-21页 |
| ·时隙结构 | 第21页 |
| ·频率同步的原理和算法 | 第21-26页 |
| ·传统的克服频偏的方法 | 第21页 |
| ·基于信道估计的频偏估计方法 | 第21-26页 |
| ·频偏对MIMO-GMC 系统的影响 | 第26-28页 |
| ·AFC 环路 | 第28-31页 |
| ·固定步长的 AFC 环路 | 第29页 |
| ·自适应步长的AFC 环路 | 第29-31页 |
| ·AFC 仿真及结果分析 | 第31-36页 |
| ·频率同步算法的定点仿真 | 第36-41页 |
| ·频率同步的定点仿真流程 | 第36-37页 |
| ·频率同步的定点仿真过程 | 第37-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 MIMO-GMC 系统频率同步的 FPGA 实现 | 第42-60页 |
| ·Xilinx FPGAVirtex-II 简介 | 第42-43页 |
| ·概述 | 第42页 |
| ·Xilinx Virtex-II 产品介绍 | 第42-43页 |
| ·FPGA 的设计原则 | 第43-44页 |
| ·频率同步方案的 FPGA 设计 | 第44-48页 |
| ·频率同步硬件实现的功能框图及其描述 | 第44-46页 |
| ·频率同步的接口定义 | 第46-48页 |
| ·控制模块的接口定义 | 第48-49页 |
| ·端口定义 | 第48-49页 |
| ·功能描述 | 第49页 |
| ·硬件设计原理与结构 | 第49页 |
| ·信道估计存储模块 | 第49-50页 |
| ·端口定义 | 第49-50页 |
| ·功能描述 | 第50页 |
| ·硬件设计原理与结构 | 第50页 |
| ·频偏估计模块的接口定义 | 第50-53页 |
| ·端口定义 | 第50-52页 |
| ·功能描述 | 第52页 |
| ·硬件设计原理与结构 | 第52-53页 |
| ·频偏纠正模块 | 第53-56页 |
| ·端口定义 | 第53-54页 |
| ·功能描述 | 第54-55页 |
| ·硬件设计原理与结构 | 第55-56页 |
| ·失步处理 | 第56页 |
| ·频率同步模块的资源占用情况 | 第56-57页 |
| ·ModelSim 仿真结果 | 第57页 |
| ·硬件测试 | 第57-58页 |
| ·本章小结 | 第58-60页 |
| 第五章 论文总结 | 第60-62页 |
| 参考文献 | 第62-63页 |