| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·超短波电台简介及发展概况 | 第7页 |
| ·软件无线电的思想—本文的实现的基础 | 第7-11页 |
| ·软件无线电概述 | 第7-8页 |
| ·软件无线电的结构 | 第8-9页 |
| ·数字中频处理的软件无线电的必要性和技术优势 | 第9-11页 |
| ·本文所做的工作 | 第11-13页 |
| 第二章 基于FPGA的数字下变频和相关器的整合设计 | 第13-41页 |
| ·高速FPGA设计 | 第13-20页 |
| ·FPGA简介 | 第13页 |
| ·高速设计需要注意的方面 | 第13-20页 |
| ·关于时钟的考虑 | 第14-18页 |
| ·全局时钟 | 第14-15页 |
| ·门控时钟 | 第15-17页 |
| ·多级逻辑时钟 | 第17页 |
| ·行波时钟 | 第17页 |
| ·多时钟系统 | 第17-18页 |
| ·和可靠性有关的几个概念 | 第18-20页 |
| ·建立时间和保持时间 | 第18-19页 |
| ·FPGA中的冒险现象 | 第19页 |
| ·如何处理毛刺 | 第19-20页 |
| ·提高同步系统的运行速度 | 第20页 |
| ·数字下变频设计 | 第20-31页 |
| ·数字下变频简介 | 第20-21页 |
| ·数字下变频相关理论 | 第21-31页 |
| ·相关器的设计实现 | 第31-41页 |
| ·相关序列的确定 | 第31-35页 |
| ·常用的码序列介绍 | 第31-35页 |
| ·Walsh码 | 第31-33页 |
| ·m序列 | 第33-34页 |
| ·Gold码 | 第34-35页 |
| ·相关序列的选用 | 第35页 |
| ·相关器的实现 | 第35-41页 |
| 第三章 基于DSP的相位估计和最大似然判决相结合提高(π/4)DQPSK译码性能算法 | 第41-51页 |
| ·此方法提出的背景 | 第41页 |
| ·标准的(π/4)DQPSK传输系统模型 | 第41-45页 |
| ·调制原理 | 第41-44页 |
| ·解调原理 | 第44-45页 |
| ·新算法的介绍 | 第45-48页 |
| ·新算法的原理 | 第45-47页 |
| ·新算法的实现 | 第47-48页 |
| ·仿真性能的比较和结论 | 第48-51页 |
| 第四章 软硬件平台和测试 | 第51-57页 |
| ·软硬件平台 | 第51-52页 |
| ·FPGA内部的各模块的接口 | 第52-54页 |
| ·功能测试 | 第54-55页 |
| ·下变频的功能测试 | 第54-55页 |
| ·相关器的功能测试 | 第55页 |
| ·数据灵敏度测试 | 第55-57页 |
| 结束语 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 研究成果 | 第63-64页 |