| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-9页 |
| 第一章 引言 | 第9-14页 |
| ·国内外计算机领域的发展 | 第9-10页 |
| ·微处理器设计成为热点 | 第9-10页 |
| ·超大规模可编程器件广泛应用 | 第10页 |
| ·硬件设计软件化 | 第10页 |
| ·通用CPU实验系统的背景 | 第10-11页 |
| ·通用CPU实验平台的设计目的 | 第11-12页 |
| ·通用CPU实验平台的设计目标 | 第12页 |
| ·本文的研究内容 | 第12-14页 |
| 第二章 通用CPU实验系统概述 | 第14-17页 |
| ·通用CPU实验平台总体设计 | 第14页 |
| ·CPU内核设计 | 第14-15页 |
| ·CPU内核仿真和测试 | 第15页 |
| ·CPU外围主板的设计 | 第15-17页 |
| 第三章 CPU指令集设计 | 第17-26页 |
| ·指令类型 | 第17-18页 |
| ·指令格式 | 第18-20页 |
| ·指令功能 | 第20-25页 |
| ·算术运算指令 | 第20-21页 |
| ·逻辑运算指令 | 第21-22页 |
| ·条件分支指令 | 第22页 |
| ·跳转指令 | 第22-23页 |
| ·内存访问指令 | 第23页 |
| ·数据转移指令 | 第23-24页 |
| ·空操作指令 | 第24-25页 |
| ·寻址方式和指令扩展 | 第25-26页 |
| 第四章 CPU数据通路设计 | 第26-37页 |
| ·CPU设计概述 | 第26-27页 |
| ·处理器时钟 | 第27页 |
| ·分析指令执行需要的部件 | 第27-29页 |
| ·R格式指令需要的功能部件 | 第27-28页 |
| ·I格式指令需要的功能部件 | 第28页 |
| ·J格式指令需要的功能部件 | 第28页 |
| ·其它的功能部件 | 第28-29页 |
| ·构建数据通路 | 第29-37页 |
| ·存储器(RAM) | 第29-30页 |
| ·下地址生成单元(PC_NEXT) | 第30-32页 |
| ·运算器(ALU) | 第32-33页 |
| ·寄存器堆(Reg_bank) | 第33-34页 |
| ·时钟(CLK) | 第34页 |
| ·指令寄存器(IR) | 第34-35页 |
| ·内存数据寄存器(MDR) | 第35-36页 |
| ·写内存寄存器(B_OUT) | 第36-37页 |
| 第五章 CPU控制通路设计 | 第37-50页 |
| ·控制单元(CONTROL) | 第37-39页 |
| ·多路选择器(MUX) | 第39-41页 |
| ·ALU控制信号实现 | 第41-43页 |
| ·主控信号实现 | 第43-46页 |
| ·ALU源端口选择控制(S_source_type) | 第44页 |
| ·ALU目的端口选择控制(D_source_type) | 第44页 |
| ·C进位端口选择控制(C_source_type) | 第44-45页 |
| ·Load立即数高低位选择控制(Load_source_type) | 第45页 |
| ·下地址选择控制(PC_source_type) | 第45-46页 |
| ·分支类型选择控制(Branch_function_type) | 第46页 |
| ·其它控制信号 | 第46页 |
| ·内存访问指令控制 | 第46-48页 |
| ·内存读指令(LR)分析 | 第47-48页 |
| ·内存写指令(SR)分析 | 第48页 |
| ·集成数据通路与控制通路 | 第48-50页 |
| 第六章 可编程逻辑器件及CPU实现 | 第50-59页 |
| ·EDA设计方法概述 | 第50-51页 |
| ·VHDL语言 | 第51-52页 |
| ·VHDL的优点 | 第51页 |
| ·VHDL程序结构 | 第51-52页 |
| ·可编程逻辑器件 | 第52-53页 |
| ·可编程逻辑器件分类 | 第52-53页 |
| ·在系统编程 | 第53页 |
| ·可编程逻辑器件的可测试性 | 第53页 |
| ·FPGA实现通用CPU 内核 | 第53-56页 |
| ·FPGA器件的编程 | 第54页 |
| ·ACEX1K系列FPGA的特点 | 第54页 |
| ·ACEX1K系列FPGA的结构 | 第54-56页 |
| ·可编程逻辑器件设计方法 | 第56-57页 |
| ·设计输入 | 第56-57页 |
| ·设计编译和综合 | 第57页 |
| ·功能验证和定时验证 | 第57页 |
| ·器件编程 | 第57页 |
| ·在系统验证 | 第57页 |
| ·可编程逻辑器件开发工具 | 第57-59页 |
| 第七章 CPU的仿真测试 | 第59-72页 |
| ·构建仿真环境 | 第59-60页 |
| ·指令仿真测试 | 第60-71页 |
| ·数据转移指令仿真测试 | 第60页 |
| ·算术运算指令仿真测试 | 第60-61页 |
| ·逻辑运算指令仿真测试 | 第61-62页 |
| ·立即数指令仿真测试 | 第62-63页 |
| ·空指令和跳转指令仿真测试 | 第63-65页 |
| ·分支跳转指令仿真测试 | 第65-69页 |
| ·LR指令测试 | 第69-70页 |
| ·SR指令测试 | 第70-71页 |
| ·硬件测试 | 第71-72页 |
| 第八章 CPU测试平台设计和实现 | 第72-80页 |
| ·CPU外围主板的功能和特点 | 第72-73页 |
| ·支持各类指令系统的灵活性 | 第72页 |
| ·CPU调试的灵活性 | 第72-73页 |
| ·外围主板的总体设计 | 第73-75页 |
| ·PC监控与主板间的通信 | 第73-74页 |
| ·存储器的读写 | 第74页 |
| ·单片机控制电路对CPU的调试控制 | 第74-75页 |
| ·CPU内部数据的监测 | 第75页 |
| ·外围主板控制电路的设计 | 第75-76页 |
| ·外围电路的接口设计 | 第76-77页 |
| ·通信电路 | 第76页 |
| ·外部存储器电路 | 第76-77页 |
| ·CPU的调试过程 | 第77页 |
| ·调试模式 | 第77-78页 |
| ·单片机控制RAM模式 | 第77页 |
| ·CPU手工独立调试模式 | 第77-78页 |
| ·CPU独立运行模式 | 第78页 |
| ·CPU调试运行模式 | 第78页 |
| ·通用CPU实验系统的实现 | 第78-80页 |
| 第九章 结论和进一步工作 | 第80-82页 |
| ·结论 | 第80页 |
| ·进一步工作 | 第80-82页 |
| 参考文献 | 第82-83页 |
| 致 谢 | 第83-84页 |
| 附录1: CPU内核总体结构图 | 第84-85页 |
| 个人简历 | 第85-86页 |
| 工作经历 | 第85页 |
| 教育背景 | 第85-86页 |
| 申请学位期间的研究成果 | 第86-87页 |
| 攻读硕士期间发表文章 | 第87页 |
