基于ASIC的无线数据传输系统设计
| 1 绪论 | 第1-15页 |
| ·智能住宅的关键技术及面临的问题 | 第7-8页 |
| ·集成电路的发展及面临的问题 | 第8-12页 |
| ·集成电路的发展 | 第8-11页 |
| ·集成电路面临的问题 | 第11-12页 |
| ·论文研究的内容及意义 | 第12-13页 |
| ·芯片设计与实现的方法及流程 | 第13-15页 |
| 2 无线数据传输系统的整体分析与设计 | 第15-24页 |
| ·总体分析与设计规划 | 第15-17页 |
| ·设计中主要考虑的问题 | 第15页 |
| ·总体设计思想与芯片选择 | 第15-17页 |
| ·具体设计方案 | 第17-24页 |
| ·系统框图 | 第17-18页 |
| ·系统特点 | 第18页 |
| ·芯片的前端设计流程 | 第18-21页 |
| ·语音编解码模块描述 | 第21-24页 |
| 3 BMC设计使用的语言和开发平台 | 第24-29页 |
| ·硬件描述语言 | 第24-26页 |
| ·开发平台描述 | 第26-29页 |
| 4 突发模式控制器的设计 | 第29-55页 |
| ·BMC的设计思路 | 第29-33页 |
| ·BMC的基本功能 | 第29-30页 |
| ·BMC的基本部件 | 第30-31页 |
| ·BMC总体框图 | 第31-33页 |
| ·BMC模块化设计 | 第33-50页 |
| ·积分滤波电路设计 | 第33-34页 |
| ·同步头检测电路设计 | 第34-35页 |
| ·拆帧电路设计 | 第35-37页 |
| ·状态控制电路设计 | 第37-40页 |
| ·时钟分频电路设计 | 第40-41页 |
| ·组帧电路设计 | 第41-42页 |
| ·发送缓冲器设计 | 第42-43页 |
| ·接收缓冲器设计 | 第43-45页 |
| ·扰码电路和解扰码电路设计 | 第45-46页 |
| ·信道检测电路设计 | 第46页 |
| ·配置电路设计 | 第46-47页 |
| ·循环冗余校验CRC电路设计 | 第47-50页 |
| ·BMC的功能仿真 | 第50-52页 |
| ·BMC的逻辑仿真 | 第52-54页 |
| ·FPGA综合 | 第52-53页 |
| ·BMC的FPGA验证 | 第53-54页 |
| ·小结 | 第54-55页 |
| 5 无线数据传输系统核心芯片的ASIC实现 | 第55-61页 |
| ·芯片的综合 | 第55-57页 |
| ·逻辑综合的作用 | 第55-56页 |
| ·逻辑综合的步骤 | 第56-57页 |
| ·综合后的仿真 | 第57页 |
| ·芯片的布局布线 | 第57-60页 |
| ·自动布局布线过程 | 第58-59页 |
| ·版图验证和后仿真 | 第59-60页 |
| ·版图生成 | 第60页 |
| ·小结 | 第60-61页 |
| 6 系统中心控制器设计 | 第61-67页 |
| ·中心控制器的总体设计思想 | 第61-62页 |
| ·中心控制器的硬件电路设计 | 第62页 |
| ·中心控制器的软件设计 | 第62-64页 |
| ·小结 | 第64-67页 |
| 7 总结与展望 | 第67-69页 |
| ·总结 | 第67-68页 |
| ·展望 | 第68-69页 |
| 致 谢 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 附录 | 第72-74页 |
