| 第1章 绪论 | 第1-17页 |
| ·ASIC设计自动化流程 | 第10-12页 |
| ·ASIC自动化设计的未来发展趋势 | 第12-14页 |
| ·ASIC模拟验证的目的 | 第14页 |
| ·ASIC模拟验证的方法 | 第14-15页 |
| ·逻辑模拟验证的重要性 | 第15-16页 |
| ·本文的工作 | 第16-17页 |
| 第2章 逻辑模拟验证基础理论 | 第17-38页 |
| ·逻辑模拟的特点 | 第17-18页 |
| ·逻辑模拟模型 | 第18-22页 |
| ·电路网表 | 第18页 |
| ·信号状态值 | 第18-19页 |
| ·延迟模型 | 第19-21页 |
| ·元件模型 | 第21-22页 |
| ·模拟时钟 | 第22页 |
| ·VHD对逻辑模拟模型的描述 | 第22-24页 |
| ·VHDL模拟器的逻辑模拟过程 | 第24-25页 |
| ·VHD模拟器的逻辑模拟算法 | 第25-37页 |
| ·编译法 | 第25-26页 |
| ·事件表驱动法 | 第26-29页 |
| ·逻辑模拟验证中的一些问题 | 第29-37页 |
| ·本章小结 | 第37-38页 |
| 第3章 Boole波形多项式 | 第38-47页 |
| ·Boole过程论的提出 | 第38-39页 |
| ·Boole过程 | 第39-42页 |
| ·波形多项式 | 第42-46页 |
| ·本章小结 | 第46-47页 |
| 第4章 基于波形多项式的逻辑模拟验证算法 | 第47-71页 |
| ·基于Boole波形多项式的模拟模型的建立 | 第47-48页 |
| ·基于Boole波形多项式逻辑模拟验证的建数据结构 | 第48-50页 |
| ·逻辑模拟验证的模拟数据库 | 第50页 |
| ·基于Boole波形多项式的惯性延迟处理 | 第50-51页 |
| ·基于Boole波形多项式的冒险检测 | 第51-53页 |
| ·伪路径识别算法 | 第53-55页 |
| ·反馈环路的处理 | 第55-56页 |
| ·任意节点对之间的最短路径 | 第56-59页 |
| ·电路网表的关键路径 | 第59-63页 |
| ·电路模拟非正常停止的原因分析 | 第63-65页 |
| ·基于Boole波形多项式的逻辑模拟验证算法描述 | 第65-69页 |
| ·基于Boole波形多项式的网表再划分的处理 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 第5章 算法实现与分析 | 第71-77页 |
| 结论 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第81-82页 |
| 致谢 | 第82-83页 |
| 个人简历 | 第83页 |