| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-12页 |
| ·cache 概述 | 第7页 |
| ·cache 研究的现状 | 第7-9页 |
| ·TI 公司DSP C64X cache 的结构设计研究 | 第9-10页 |
| ·课题研究的重点及所做的工作 | 第10-11页 |
| ·课题的研究意义和实施方案 | 第11-12页 |
| 第二章 cache 的理论和算法研究 | 第12-21页 |
| ·全相联方式 | 第13页 |
| ·直接相联方式 | 第13-15页 |
| ·组相联映象方式 | 第15-17页 |
| ·替换策略 | 第17-19页 |
| ·随机法（RAND 法） | 第17页 |
| ·先进先出法（FIFO 法） | 第17页 |
| ·最近最少使用法（LRU 法） | 第17-19页 |
| ·cache 的一致性问题 | 第19页 |
| ·cache 性能分析 | 第19-20页 |
| ·cache 的设计要素分析 | 第20-21页 |
| 第三章 哈佛结构cache 控制器的设计 | 第21-42页 |
| ·结构和算法的设计 | 第21-28页 |
| ·映射算法的设计与实现 | 第21页 |
| ·写策略的设计 | 第21-22页 |
| ·替换算法的设计 | 第22-27页 |
| ·低功耗设计与动态重构技术 | 第27-28页 |
| ·工作状态机的设计 | 第28-33页 |
| ·猝发（burst）访问 | 第33页 |
| ·异步FIFO 的设计 | 第33-36页 |
| ·压稳态问题及如何避免 | 第33-35页 |
| ·读写指针及空满信号的产生 | 第35-36页 |
| ·高速缓存的一致性技术 | 第36-37页 |
| ·目录协议 | 第37页 |
| ·监测协议 | 第37页 |
| ·Cache 控制器的验证技术研究 | 第37-40页 |
| ·cache 控制器的总体仿真 | 第40-42页 |
| 第四章 cache 控制器代码的综合 | 第42-47页 |
| ·设计约束概述 | 第42-43页 |
| ·环境约束 | 第42页 |
| ·设计约束 | 第42-43页 |
| ·代码综合 | 第43-47页 |
| 第五章 cache 存储器的设计技术研究 | 第47-57页 |
| ·存储器的总体结构设计 | 第47页 |
| ·六管单元尺寸的确定 | 第47-49页 |
| ·译码电路的设计 | 第49-50页 |
| ·差分灵敏放大器的设计 | 第50-54页 |
| ·写入电路的设计 | 第54-56页 |
| ·电路的总体仿真验证结果 | 第56-57页 |
| 第六章 结束语 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 附录：作者在攻读硕士学位期间发表的论文 | 第62页 |