| 摘要 | 第1-3页 |
| ABSTRACT | 第3-6页 |
| 第一章 绪论 | 第6-15页 |
| ·引言 | 第6页 |
| ·运动控制器概述 | 第6页 |
| ·运动控制器在国内外发展现状 | 第6-8页 |
| ·运动控制器的分类 | 第8-10页 |
| ·课题的来源、背景和意义 | 第10-14页 |
| ·课题的来源 | 第10页 |
| ·课题的背景 | 第10-12页 |
| ·课题的意义 | 第12-14页 |
| ·本课题研究的主要内容 | 第14-15页 |
| 第二章 控制器的整体设计 | 第15-29页 |
| ·控制器的整体设计 | 第15-16页 |
| ·研究的内容与目标 | 第16页 |
| ·可供选择的总体方案 | 第16-17页 |
| ·运动控制器方案总体设计 | 第17-18页 |
| ·运动控制器的设计 | 第18-20页 |
| ·计算机与MCU 通信模块 | 第19页 |
| ·MCU 主控制器模块 | 第19页 |
| ·数字逻辑处理模块 | 第19-20页 |
| ·输入输出模块 | 第20页 |
| ·AD 采样与DA 输出 | 第20页 |
| ·C8051F020 微处理器模块介绍 | 第20-21页 |
| ·CPLD 逻辑转换器件EPM7128 | 第21-24页 |
| ·ISA 总线与双口RAM 接口设计 | 第24-29页 |
| ·ISA 总线 | 第24-25页 |
| ·双口RAM IDT7005 | 第25-29页 |
| 第三章 运动控制器的硬件设计 | 第29-35页 |
| ·系统与计算机通讯方式 | 第29-31页 |
| ·主控制器与硬插补电路 | 第31-33页 |
| ·微处理器C8051F020 在运动控制卡中具体应用 | 第31页 |
| ·主控制器电路 | 第31-33页 |
| ·与外设的接口和地址分配 | 第33页 |
| ·输入输出开关量与电机伺服信号的输入输出 | 第33-35页 |
| ·1/0 开关量的输入输出 | 第33-34页 |
| ·运动控制器原理图以及PCB 图 | 第34-35页 |
| 第四章 运动控制器的固件程序设计 | 第35-44页 |
| ·主机与运动控制器的数据通讯软件设计 | 第35-39页 |
| ·主机与控制器的通讯流程 | 第36页 |
| ·双端RAM 中的空间分配 | 第36-39页 |
| ·C8051F020 单片机软件设计 | 第39-43页 |
| ·中断处理 | 第39-40页 |
| ·主程序 | 第40页 |
| ·G 代码识别 | 第40-41页 |
| ·插补程序 | 第41-43页 |
| ·位置程序 | 第43页 |
| ·CPLD 的逻辑粘合 | 第43-44页 |
| 第五章 运动控制器驱动程序开发 | 第44-59页 |
| ·概述 | 第44-47页 |
| ·驱动程序开发方法 | 第47-48页 |
| ·驱动程序设计 | 第48-59页 |
| ·设备驱动程序概述 | 第48-49页 |
| ·设备驱动程序开发工具WinDriver 功能简介 | 第49-51页 |
| ·模式驱动程序的开发流程 | 第51-54页 |
| ·WinDriver 程序开发的基本步骤（Delphi 7 下） | 第54-55页 |
| ·移植驱动样本中的API 函数代码，建立用户模式的驱动程序 | 第55-57页 |
| ·利用Delphi 7 开发上位机试验平台 | 第57-59页 |
| 第六章 运动控制器的抗干扰设计 | 第59-68页 |
| ·电磁干扰综述 | 第59-60页 |
| ·干扰的分类 | 第59页 |
| ·消除干扰的办法 | 第59-60页 |
| ·数字电路的抗干扰考虑 | 第60-63页 |
| ·抑制干扰源 | 第61页 |
| ·切断干扰传播路径 | 第61-62页 |
| ·提高敏感器件的抗干扰性能 | 第62-63页 |
| ·高速电路板抗干扰设计的注意事项 | 第63-64页 |
| ·系统的软件抗干扰 | 第64-68页 |
| ·开机自检 | 第64-65页 |
| ·软件陷阱 | 第65页 |
| ·程序“跑飞”处理 | 第65-66页 |
| ·输出端口刷新 | 第66页 |
| ·软件“看门狗” | 第66-68页 |
| 第七章 总结 | 第68-70页 |
| 参考文献 | 第70-72页 |
| 攻读硕士期间发表的论文 | 第72-73页 |
| 致谢 | 第73-74页 |
| 附录一 I/O 量引脚分配表 | 第74-76页 |
| 附录二 运动控制卡原理设计总图 | 第76-77页 |
| 附录三 运动控制卡设PCB 计总图 | 第77-78页 |
