基于多核平台SpMV并行技术研究
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-22页 |
| ·课题背景介绍 | 第12-18页 |
| ·多核时代到来 | 第12-16页 |
| ·数值并行计算 | 第16-17页 |
| ·多核平台SpMV优化 | 第17-18页 |
| ·国内外研究的现状 | 第18-20页 |
| ·多核处理器研究现状 | 第18-19页 |
| ·数值并行算法研究现状 | 第19页 |
| ·多核平台SpMV优化研究现状 | 第19-20页 |
| ·论文主要工作和文章结构 | 第20-22页 |
| 第二章 主要优化方法研究 | 第22-34页 |
| ·数据存储结构 | 第23-27页 |
| ·稠密格式 | 第23页 |
| ·坐标格式 | 第23-24页 |
| ·CSR格式 | 第24-25页 |
| ·BCSR格式 | 第25-26页 |
| ·对角格式 | 第26-27页 |
| ·线程级优化 | 第27-29页 |
| ·线程划分 | 第27-29页 |
| ·线程同步 | 第29页 |
| ·Cache与本地存储划分 | 第29-30页 |
| ·其他优化方法 | 第30-32页 |
| ·寄存器划分与格式选择 | 第30-31页 |
| ·TLB划分 | 第31页 |
| ·索引尺寸 | 第31-32页 |
| ·循环优化 | 第32页 |
| ·软件预取 | 第32页 |
| ·本章小结 | 第32-34页 |
| 第三章 多核平台与矩阵测试集 | 第34-43页 |
| ·多核平台的特征 | 第34-38页 |
| ·Cache结构 | 第34-37页 |
| ·核间通信 | 第37-38页 |
| ·Intel Clovertown平台 | 第38-39页 |
| ·矩阵测试集 | 第39-42页 |
| ·矩阵测试集 | 第39-41页 |
| ·矩阵结构对性能的影响 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 优化方案设计 | 第43-55页 |
| ·线程绑定方案设计 | 第43-48页 |
| ·方案设计依据 | 第43页 |
| ·方案设计过程 | 第43-48页 |
| ·SpMV优化方案设计 | 第48-54页 |
| ·方案设计依据 | 第48-49页 |
| ·方案设计过程 | 第49-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 优化方案实现与验证 | 第55-66页 |
| ·实验环境与工具 | 第55-58页 |
| ·内核位置与绑定 | 第55-57页 |
| ·缓存数据查看 | 第57-58页 |
| ·线程绑定方案实现与验证 | 第58-60页 |
| ·实验设计过程 | 第58-59页 |
| ·实验测试结果 | 第59-60页 |
| ·实验结果分析 | 第60页 |
| ·SpMV优化方案实现与验证 | 第60-65页 |
| ·实验设计过程 | 第60-62页 |
| ·实验测试结果 | 第62-64页 |
| ·实验结果分析 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第六章 总结与展望 | 第66-68页 |
| ·工作总结 | 第66页 |
| ·工作展望 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 作者在学期间取得的学术成果 | 第72页 |
