| 摘要 | 第1-7页 |
| Abstract | 第7-10页 |
| 第一章 绪论 | 第10-13页 |
| ·课题的研究背景 | 第10页 |
| ·硬件功能保护的研究现状 | 第10-12页 |
| ·硬件功能保护的原理概要 | 第10-12页 |
| ·国内外相关研究现状 | 第12页 |
| ·本文的主要研究目标和创新点 | 第12-13页 |
| 第二章 硬件功能保护的系统设计 | 第13-21页 |
| ·硬件功能保护考虑的问题 | 第13页 |
| ·加密认证算法的研究 | 第13-15页 |
| ·加密技术综述 | 第13-14页 |
| ·硬件功能保护的认证方法研究 | 第14-15页 |
| ·硬件功能保护系统的架构标准 | 第15-20页 |
| ·双向认证的保护机制 | 第16-18页 |
| ·保密芯片端硬件验证平台 | 第18-19页 |
| ·目标主机端硬件验证平台 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 AES 算法研究及其安全性分析 | 第21-30页 |
| ·AES 高级加密算法研究 | 第21-27页 |
| ·AES 算法结构 | 第21-24页 |
| ·AES 算法过程 | 第24-27页 |
| ·AES 算法的安全性分析 | 第27-29页 |
| ·S 盒变换的安全性 | 第28页 |
| ·线性混合层的安全性 | 第28-29页 |
| ·密钥的安全性 | 第29页 |
| ·本章小结 | 第29-30页 |
| 第四章 系统设计和实现 | 第30-55页 |
| ·AES 鉴权算法的C 语言设计 | 第30-33页 |
| ·基本运算模块的C 语言设计 | 第30-31页 |
| ·AES 加密算法的C 语言实现 | 第31-33页 |
| ·AES 算法的FPGA 实现架构分析 | 第33-35页 |
| ·AES 在FPGA 实现的反馈和非反馈结构 | 第33-34页 |
| ·认证系统对AES 实现方式的需求 | 第34-35页 |
| ·基本算法模块的FPGA 优化设计 | 第35-54页 |
| ·随机数发生器 | 第35-48页 |
| ·密钥扩展模块 | 第48-49页 |
| ·加密模块 | 第49-52页 |
| ·控制模块和判决逻辑设计 | 第52-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 系统验证和安全性改进 | 第55-88页 |
| ·验证方法和验证过程研究 | 第55-69页 |
| ·功能验证平台的设计和实施 | 第56-63页 |
| ·基于STS 和Matlab 的随机序列分析方法研究 | 第63-69页 |
| ·认证系统的测试验证和改进研究 | 第69-74页 |
| ·加密认证系统的测试和验证 | 第69-73页 |
| ·本系统弱点分析 | 第73-74页 |
| ·真随机数发生器（TRNG）的改进 | 第74-87页 |
| ·本课题TRNG 的缺陷分析 | 第74-79页 |
| ·改进方法研究及其仿真验证 | 第79-83页 |
| ·改进电路和测试结果 | 第83-87页 |
| ·本章小结 | 第87-88页 |
| 总结和展望 | 第88-89页 |
| 参考文献 | 第89-92页 |
| 攻读硕士学位期间取得的研究成果 | 第92-93页 |
| 致谢 | 第93页 |