| 摘要 | 第3-4页 |
| abstract | 第4-5页 |
| 第1章 引言 | 第9-15页 |
| 1.1 课题背景及意义 | 第9-10页 |
| 1.2 研究现状及背景 | 第10-13页 |
| 1.2.1 研究现状 | 第10-12页 |
| 1.2.2 研究背景 | 第12-13页 |
| 1.3 本文主要贡献及组织架构 | 第13-15页 |
| 1.3.1 本文主要贡献 | 第13-14页 |
| 1.3.2 本文组织架构 | 第14-15页 |
| 第2章 本文架构及原理指标介绍 | 第15-22页 |
| 2.1 模数转换器性能指标介绍 | 第15-17页 |
| 2.2 Pipeline ADC原理介绍 | 第17-18页 |
| 2.3 本文架构思路介绍 | 第18-22页 |
| 第3章 前端电路设计 | 第22-44页 |
| 3.1 Pipeline ADC SHA_less结构及孔径误差分析 | 第22-24页 |
| 3.1.1 采样保持放大器分析 | 第22页 |
| 3.1.2 孔径误差产生原因及分析 | 第22-24页 |
| 3.2 传统的孔径误差纠正技术 | 第24-27页 |
| 3.2.1 时间常数匹配技术 | 第24-25页 |
| 3.2.2 采样时钟校准技术 | 第25-27页 |
| 3.3 本文孔径误差消除技术 | 第27-29页 |
| 3.3.1 采样通道共用 | 第27-28页 |
| 3.3.2 采样电容的计算 | 第28-29页 |
| 3.4 第一级分辨率设计考虑 | 第29-32页 |
| 3.5 电路实现 | 第32-44页 |
| 3.5.1 电容分裂法产生阈值电压 | 第33-34页 |
| 3.5.2 电容底板控制电路设计及优化 | 第34-36页 |
| 3.5.3 时序设计及优化 | 第36-39页 |
| 3.5.4 比较器的内插结构 | 第39-44页 |
| 第4章 前端电路优化 | 第44-68页 |
| 4.1 电容校准电路 | 第44-50页 |
| 4.1.1 电容校准电路原理 | 第44-46页 |
| 4.1.2 电容校准电路输入信号的实现 | 第46-47页 |
| 4.1.3 电容校准电路逻辑控制电路 | 第47-49页 |
| 4.1.4 电容校准电路的时序设计 | 第49-50页 |
| 4.1.5 仿真结果验证 | 第50页 |
| 4.2 比较器器校准电路 | 第50-56页 |
| 4.2.1 预放大器校准的工作原理 | 第51页 |
| 4.2.2 预放大器校准电路零输入电路实现 | 第51-54页 |
| 4.2.3 预放大器校准电路工作时序 | 第54页 |
| 4.2.4 预放大器校准关键电路设计 | 第54-56页 |
| 4.3 输入缓冲器 | 第56-63页 |
| 4.3.1 输入缓冲器技术背景 | 第56-58页 |
| 4.3.2 输入缓冲器电路结构 | 第58-62页 |
| 4.3.3 结果验证 | 第62-63页 |
| 4.4 仿真结果 | 第63-68页 |
| 第5章 版图设计及优化 | 第68-76页 |
| 5.1 版图布局设计 | 第68-70页 |
| 5.2 版图的优化 | 第70-73页 |
| 5.2.1 对电容底板控制电路的优化 | 第71-72页 |
| 5.2.2 比较器锁存器dummy优化 | 第72-73页 |
| 5.3 版图仿真结果 | 第73-76页 |
| 第6章 Subrange SAR ADC优化及测试 | 第76-90页 |
| 6.1 本章引论 | 第76-77页 |
| 6.2 高速低功耗关键电路设计 | 第77-82页 |
| 6.2.1 窄带参考buffer的电路设计 | 第77-80页 |
| 6.2.2 紧凑时序设计 | 第80-81页 |
| 6.2.3 动态比较器设计 | 第81-82页 |
| 6.3 针对参考电压的CCU电路 | 第82-83页 |
| 6.4 测试 | 第83-90页 |
| 6.4.1 测试方案 | 第83-85页 |
| 6.4.2 测试结果 | 第85-90页 |
| 第7章 工作总结及展望 | 第90-92页 |
| 7.1 论文总结 | 第90-91页 |
| 7.2 工作展望 | 第91-92页 |
| 参考文献 | 第92-95页 |
| 致谢 | 第95-97页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第97页 |