| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 图、表清单 | 第8-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题研究背景及必要性 | 第10-11页 |
| ·研究概况 | 第11-12页 |
| ·论文的研究内容及框架结构 | 第12-14页 |
| 第二章 背景知识 | 第14-33页 |
| ·时域有限差分算法 | 第14-21页 |
| ·FDTD 基本点及FDTD 计算区 | 第14-16页 |
| ·麦克斯韦方程和Yee 元胞 | 第16-17页 |
| ·等离子体的FDTD 算法 | 第17-21页 |
| ·FPGA 及开发平台 | 第21-26页 |
| ·FPGA 简介 | 第21-23页 |
| ·开发平台 | 第23-24页 |
| ·FPGA 开发流程 | 第24-26页 |
| ·FPGA 实现等离子体FDTD 加速的优势 | 第26-28页 |
| ·速度、尺寸、功耗和灵活性 | 第26页 |
| ·适合并行处理及流水线处理 | 第26-27页 |
| ·适合于定点运算 | 第27-28页 |
| ·利用FPGA 实现等离子体FDTD 加速的主要问题 | 第28-29页 |
| ·确定定点表示的正确精度 | 第28-29页 |
| ·确定存储器的组织和存储器接口 | 第29页 |
| ·确定流水线与并行化的合理使用 | 第29页 |
| ·定点数介绍 | 第29-32页 |
| ·定点数表示法 | 第29-31页 |
| ·绝对误差与相对误差 | 第31-32页 |
| ·小结 | 第32-33页 |
| 第三章、利用FPGA 加速一维等离子体FDTD 算法 | 第33-42页 |
| ·系统的基本结构 | 第33-36页 |
| ·存储器接口的设计 | 第33-34页 |
| ·计数器及更新模块的设计 | 第34-35页 |
| ·等离子体区域的计算 | 第35-36页 |
| ·优化 | 第36-38页 |
| ·并行运算 | 第36页 |
| ·引入流水线操作 | 第36-38页 |
| ·算例介绍及结果分析 | 第38-41页 |
| ·小结 | 第41-42页 |
| 第四章 利用FPGA 实现二维等离子体FDTD 的加速 | 第42-53页 |
| ·系统结构设计 | 第42-49页 |
| ·计数器的设计 | 第42-43页 |
| ·存储器接口以及寻址方式 | 第43-44页 |
| ·通用更新模块的设计 | 第44-46页 |
| ·流水线的设计 | 第46-48页 |
| ·等离子体区域的FPGA 加速 | 第48-49页 |
| ·定点数位长及定点位置的确定 | 第49页 |
| ·算例及结果分析 | 第49-52页 |
| ·小结 | 第52-53页 |
| 第五章 利用FPGA 实现三维等离子体FDTD 加速的探讨 | 第53-57页 |
| ·可行性分析 | 第53-54页 |
| ·主要问题及解决方法 | 第54-56页 |
| ·存储器接口的设计 | 第54-55页 |
| ·加速效果的限制 | 第55-56页 |
| ·研究现状及展望 | 第56页 |
| ·小结 | 第56-57页 |
| 第六章 总结与展望 | 第57-58页 |
| 参考文献 | 第58-62页 |
| 致谢 | 第62-63页 |
| 在学期间的研究成果及发表的论文 | 第63页 |
