65nm工艺下L1Cache tag中高速SRAM的设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-25页 |
| ·课题研究背景 | 第12-13页 |
| ·SRAM的发展趋势 | 第12-13页 |
| ·SRAM发展面临的难题 | 第13页 |
| ·SRAM的国内外研究现状 | 第13-14页 |
| ·国外发展状况 | 第13-14页 |
| ·国内发展状况 | 第14页 |
| ·SRAM概述 | 第14-22页 |
| ·SRAM的结构 | 第14-15页 |
| ·SRAM的基本单元 | 第15-18页 |
| ·SRAM工作原理 | 第18-20页 |
| ·SRAM高速设计常用技术 | 第20-22页 |
| ·本文的主要工作 | 第22-23页 |
| ·论文的组织结构 | 第23-25页 |
| 第二章 SRAM设计需求以及实现方案 | 第25-32页 |
| ·L1 Cache tag 中的SRAM | 第25-26页 |
| ·SRAM的设计需求 | 第26-27页 |
| ·SRAM设计方案 | 第27-29页 |
| ·SRAM 具体设计规划 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 SRAM的电路设计 | 第32-56页 |
| ·基本单元的电路设计 | 第32-39页 |
| ·基本单元类型的选择 | 第32-33页 |
| ·单元尺寸的调整策略 | 第33-34页 |
| ·工艺变化对单元稳定性的影响及解决方案 | 第34-39页 |
| ·预充电路设计 | 第39-40页 |
| ·常用预充机制分析 | 第39页 |
| ·预充电路设计 | 第39-40页 |
| ·译码电路设计 | 第40-43页 |
| ·灵敏放大器电路的设计 | 第43-47页 |
| ·控制逻辑电路设计 | 第47-51页 |
| ·写选择控制信号产生电路 | 第48-49页 |
| ·读选择控制信号产生电路 | 第49页 |
| ·预充使能信号产生电路 | 第49-51页 |
| ·输出判断逻辑电路 | 第51-52页 |
| ·反相器链设计 | 第52-55页 |
| ·本章总结 | 第55-56页 |
| 第四章 SRAM版图实现 | 第56-68页 |
| ·版图设计流程 | 第56-57页 |
| ·SRAM设计布局布线策略 | 第57-58页 |
| ·SRAM版图设计 | 第58-67页 |
| ·存储单元版图设计 | 第58-59页 |
| ·预充电路版图 | 第59-60页 |
| ·译码电路版图 | 第60-61页 |
| ·控制逻辑电路版图 | 第61-63页 |
| ·灵敏放大器版图 | 第63-64页 |
| ·输出逻辑电路 | 第64-65页 |
| ·总体版图结构 | 第65-67页 |
| ·本章总结 | 第67-68页 |
| 第五章 SRAM模拟和验证 | 第68-78页 |
| ·版图验证 | 第68-70页 |
| ·DRC和ERC的验证 | 第68-69页 |
| ·LVS验证 | 第69页 |
| ·寄生参数的提取 | 第69-70页 |
| ·电路和版图模拟 | 第70-76页 |
| ·HSPICE模拟 | 第71-72页 |
| ·电路级全局模拟 | 第72-74页 |
| ·版图级全局模拟 | 第74-76页 |
| ·本章总结 | 第76-78页 |
| 第六章 结束语 | 第78-80页 |
| ·课题工作总结 | 第78-79页 |
| ·未来工作展望 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 攻读硕士期间发表的论文 | 第83页 |
