| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第14-15页 |
| 第一章 绪论 | 第15-18页 |
| 1.1 研究背景及意义 | 第15-16页 |
| 1.2 内容与结构安排 | 第16-18页 |
| 第二章 射频功放数字预失真技术现状与背景介绍 | 第18-32页 |
| 2.1 引言 | 第18页 |
| 2.2 功率放大器的特性介绍 | 第18-20页 |
| 2.2.1 功率放大器的非线性 | 第18-19页 |
| 2.2.2 功率放大器的记忆性 | 第19-20页 |
| 2.3 功放线性化技术 | 第20-22页 |
| 2.3.1 数字预失真线性化技术 | 第20页 |
| 2.3.2 其他线性化技术 | 第20-22页 |
| 2.4 数字预失真器介绍 | 第22-29页 |
| 2.4.1 预失真器辨识模型 | 第22-24页 |
| 2.4.2 预失真器学习结构 | 第24-25页 |
| 2.4.3 模型辨识算法介绍 | 第25-29页 |
| 2.5 衡量功率放大器特性的指标 | 第29-31页 |
| 2.5.1 功率放大器参数 | 第29-30页 |
| 2.5.2 数字预失真性能评价指标 | 第30-31页 |
| 2.6 本章小结 | 第31-32页 |
| 第三章 需求分析与方案设计 | 第32-44页 |
| 3.1 射频功放数字预失真设计的需求分析 | 第32-35页 |
| 3.1.1 射频功放数字预失真设计验证平台的总体需求 | 第32-33页 |
| 3.1.2 射频功放数字预失真验证平台中频部分需求分析 | 第33-35页 |
| 3.2 数字预失真总体方案设计 | 第35-43页 |
| 3.2.1 硬件平台 | 第35-36页 |
| 3.2.2 数字预失真的实现芯片选择 | 第36-38页 |
| 3.2.3 数字预失真器的方案设计 | 第38-43页 |
| 3.3 本章小结 | 第43-44页 |
| 第四章 数字预失真的FPGA实现 | 第44-81页 |
| 4.1 数字预失真的FPGA实现总体设计 | 第44页 |
| 4.2 信号源 | 第44-49页 |
| 4.2.1 Source9c模块 | 第44-46页 |
| 4.2.2 DUC模块 | 第46-49页 |
| 4.3 数据捕获 | 第49-52页 |
| 4.3.1 mb_fpga_interface模块 | 第49-50页 |
| 4.3.2 ram_con模块 | 第50-52页 |
| 4.4 正交幅度调制与解调 | 第52-56页 |
| 4.4.2 fre_offset模块 | 第52-54页 |
| 4.4.3 qam模块 | 第54-55页 |
| 4.4.4 ddc模块 | 第55-56页 |
| 4.5 预失真器 | 第56-63页 |
| 4.5.1 设计原理 | 第56-57页 |
| 4.5.2 顶层模块 | 第57-58页 |
| 4.5.3 数字预失真器通道 | 第58-63页 |
| 4.6 基于MicroBlaze软核抽头系数更新部分 | 第63-79页 |
| 4.6.1 MicroBlaze与FPGA接 | 第63-68页 |
| 4.6.2 软核的配置 | 第68-70页 |
| 4.6.3 总体软件设计框架 | 第70-73页 |
| 4.6.4 控制模块 | 第73-75页 |
| 4.6.5 取数模块 | 第75-76页 |
| 4.6.6 同步模块 | 第76-77页 |
| 4.6.7 增益处理模块 | 第77-78页 |
| 4.6.8 加权向量计算模块 | 第78-79页 |
| 4.7 FPGA与FMC接.约束 | 第79-80页 |
| 4.8 本章小结 | 第80-81页 |
| 第五章 测试与分析 | 第81-91页 |
| 5.1 仿真验证 | 第81-87页 |
| 5.1.1 Matlab中定点仿真 | 第81-83页 |
| 5.1.2 FPGA中验证 | 第83-87页 |
| 5.2 加Doherty功率放大器测试与分析 | 第87-89页 |
| 5.2.1 测试结果 | 第87-89页 |
| 5.2.2 结果分析 | 第89页 |
| 5.3 小结 | 第89-91页 |
| 第六章 结束语 | 第91-92页 |
| 6.1 本文总结及主要贡献 | 第91页 |
| 6.2 下一步工作建议 | 第91-92页 |
| 致谢 | 第92-93页 |
| 参考文献 | 第93-95页 |
| 个人简历 | 第95-96页 |
| 攻读硕士学位期间的研究成果 | 第96-97页 |
| 附录 1 USDR软件无线电平台 | 第97-98页 |
