| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 取样示波器的概述及其背景 | 第11-12页 |
| 1.1.1 取样示波器的概述 | 第11-12页 |
| 1.1.2 数字取样示波器的研究背景 | 第12页 |
| 1.2 取样示波器和时域反射仪的发展概况 | 第12-13页 |
| 1.3 本文的主要内容及结构安排 | 第13-15页 |
| 第二章 数字取样示波器数字信号处理模块的概要设计 | 第15-23页 |
| 2.1 数字取样示波器系统构架及其数字信号处理模块的概述 | 第15-16页 |
| 2.2 数字信号处理模块的设计目标 | 第16-17页 |
| 2.3 本模块的数字信号处理的简介 | 第17-18页 |
| 2.4 本模块的硬件设计概述 | 第18页 |
| 2.5 本模块的软件设计概述 | 第18页 |
| 2.6 取样示波器的时基误差 | 第18-22页 |
| 2.6.1 采样理论 | 第18-19页 |
| 2.6.2 数字取样示波器的采样原理 | 第19-20页 |
| 2.6.3 数字取样示波器的采集数据的问题 | 第20-21页 |
| 2.6.4 时基参数的固定误差处理方法 | 第21-22页 |
| 2.7 本章小结 | 第22-23页 |
| 第三章 数字取样示波器数字信号处理模块的硬件设计 | 第23-43页 |
| 3.1 本系统的硬件设计简述和芯片简介 | 第23-27页 |
| 3.1.1 TMS320C6747功能 | 第24-26页 |
| 3.1.2 选择模块及其引脚复用 | 第26页 |
| 3.1.3 TMS320C6747的存储器空间映射 | 第26-27页 |
| 3.2 数字取样示波器数字信号处理模块的硬件设计与实现 | 第27-41页 |
| 3.2.1 电源模块 | 第27-29页 |
| 3.2.2 复位模块 | 第29-30页 |
| 3.2.3 BOOT模块和JTAG，时钟模块 | 第30-32页 |
| 3.2.4 以太网模块 | 第32-34页 |
| 3.2.5 EMIF(外部存储器接.)模块 | 第34-35页 |
| 3.2.6 EMIFB的SDRAM模块 | 第35-37页 |
| 3.2.7 EMIFA的NAND FLASH模块 | 第37-38页 |
| 3.2.8 本系统和FPGA通信模块 | 第38-39页 |
| 3.2.9 EMIFA的采集数据的读模块 | 第39页 |
| 3.2.10 中断设计模块 | 第39-40页 |
| 3.2.11 GPIO模块 | 第40-41页 |
| 3.2.12 I2C和SPI模块 | 第41页 |
| 3.3 本章小结 | 第41-43页 |
| 第四章 数字取样示波器数字信号处理模块的软件设计 | 第43-60页 |
| 4.1 本设计的软件开发简介 | 第43-44页 |
| 4.2 集成开发环境的简介 | 第44-45页 |
| 4.3 与FPGA通信的程序设计 | 第45-46页 |
| 4.3.1 GPIO模块 | 第45页 |
| 4.3.2 中断模块 | 第45-46页 |
| 4.4 网络模块的程序设计 | 第46-56页 |
| 4.4.1 DSP/BIOS操作系统介绍 | 第46-49页 |
| 4.4.2 NDK简介 | 第49-51页 |
| 4.4.3 网络服务器端的程序设计 | 第51-56页 |
| 4.5 BOOT模块程序设计 | 第56-59页 |
| 4.5.1 PLL设置 | 第57-58页 |
| 4.5.2 PSC设置 | 第58页 |
| 4.5.3 EMIFB SDRAM设置 | 第58页 |
| 4.5.4 PINMUX设置 | 第58-59页 |
| 4.6 本章小结 | 第59-60页 |
| 第五章 数字取样示波器的时基误差研究以及系统测试结果 | 第60-71页 |
| 5.1 针对时基误差的方案 | 第60-61页 |
| 5.2 正弦拟合法的时基失真的估计方案 | 第61-62页 |
| 5.3 系统的测试结果 | 第62-69页 |
| 5.3.1 系统的功能测试 | 第62-65页 |
| 5.3.2 系统的采集数据的分析结果 | 第65-69页 |
| 5.4 系统硬件展示 | 第69-70页 |
| 5.5 本章小结 | 第70-71页 |
| 第六章 结束语 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 硕期间取得的研究成果 | 第75-76页 |
