| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-14页 |
| 1.1 课题研究的背景及意义 | 第7-9页 |
| 1.1.1 数字通信系统与p/4-DQPSK | 第7-8页 |
| 1.1.2 调制解调技术及p/4-DQPSK的国内外发展现状 | 第8-9页 |
| 1.2 课题意义 | 第9-10页 |
| 1.3 FGPA的设计流程 | 第10-13页 |
| 1.4 论文的主要工作 | 第13-14页 |
| 第二章 p/4-DQPSK调制解调及其关键技术 | 第14-27页 |
| 2.1 p/4-DQPSK调制原理研究 | 第14-18页 |
| 2.2 p/4-DQPSK解调原理研究 | 第18-21页 |
| 2.3 码间干扰和成型滤波器 | 第21-25页 |
| 2.3.1 码间干扰的产生与滤波 | 第21-22页 |
| 2.3.2 升余弦平方根滤波器 | 第22-25页 |
| 2.4 同步原理 | 第25-27页 |
| 2.4.1 同步 | 第25页 |
| 2.4.2 码元同步技术 | 第25-27页 |
| 第三章 p/4-DQPSK调制系统的软件设计 | 第27-39页 |
| 3.1 调制系统的实现 | 第29-38页 |
| 3.1.1 信号源模块(m序列发生器) | 第29-31页 |
| 3.1.2 扰码模块 | 第31-32页 |
| 3.1.3 串/并变换模块 | 第32-33页 |
| 3.1.4 差分编码模块 | 第33页 |
| 3.1.5 本地振荡(NCO)模块 | 第33-38页 |
| 3.2 调制系统仿真结果 | 第38-39页 |
| 第四章 p/4-DQPSK解调系统的软件设计 | 第39-51页 |
| 4.1 解调系统的实现 | 第39-43页 |
| 4.1.1 解扰码模块 | 第39-40页 |
| 4.1.2 解差分模块 | 第40页 |
| 4.1.3 FIR数字滤波器的研究 | 第40-43页 |
| 4.1.4 并/串转换模块 | 第43页 |
| 4.2 解调系统仿真及分析 | 第43-44页 |
| 4.3 解调中载波同步的实现方法 | 第44-47页 |
| 4.3.1 科斯塔斯环法同步原理 | 第45-46页 |
| 4.3.2 环路滤波模块 | 第46-47页 |
| 4.4 解调中码元同步实现方法 | 第47-51页 |
| 4.4.1 直接法 | 第47-48页 |
| 4.4.2 迟-早门数据采样模块 | 第48-51页 |
| 第五章 总结及展望 | 第51-53页 |
| 5.1 工作总结 | 第51页 |
| 5.2 进一步研究工作 | 第51-53页 |
| 参考文献 | 第53-55页 |
| 致谢 | 第55页 |