| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第15-23页 |
| 1.1 研究背景和意义 | 第15-17页 |
| 1.1.1 信道编码技术概述 | 第15-16页 |
| 1.1.2 Turbo码的提出 | 第16-17页 |
| 1.1.3 课题研究的意义 | 第17页 |
| 1.2 Turbo码的基本原理 | 第17-20页 |
| 1.2.1 Turbo码的编码结构 | 第17-18页 |
| 1.2.2 Turbo码的译码结构 | 第18-20页 |
| 1.3 Turbo码的研究与应用现状 | 第20-21页 |
| 1.4 本文的研究内容与结构安排 | 第21-23页 |
| 第二章 系统概述与实现需求 | 第23-32页 |
| 2.1 系统概述 | 第23-25页 |
| 2.2 系统硬件实现平台 | 第25-31页 |
| 2.2.1 TMS320C6678简介 | 第27-28页 |
| 2.2.2 TI SYS/BIOS与多核开发架构 | 第28-31页 |
| 2.3 硬件实现的系统需求 | 第31页 |
| 2.4 本章小结 | 第31-32页 |
| 第三章 TURBO码设计 | 第32-57页 |
| 3.1 分量码的选择 | 第32-34页 |
| 3.2 交织器的选择 | 第34-37页 |
| 3.3 迭代次数的选择 | 第37-38页 |
| 3.4 编码长度的选择 | 第38-40页 |
| 3.5 译码算法及其选择 | 第40-46页 |
| 3.5.1 MAP算法 | 第40-42页 |
| 3.5.2 Log-MAP算法 | 第42-44页 |
| 3.5.3 Max-Log-MAP算法 | 第44页 |
| 3.5.4 复杂度分析与性能仿真 | 第44-46页 |
| 3.6 编码速率对Turbo码性能的影响 | 第46-47页 |
| 3.7 Turbo码分块译码原理与仿真分析 | 第47-53页 |
| 3.7.1 简单分块译码 | 第48-49页 |
| 3.7.2 重叠分块译码 | 第49-51页 |
| 3.7.3 边界状态迭代分块译码 | 第51-53页 |
| 3.8 系统全链路下Turbo码的性能仿真 | 第53-56页 |
| 3.9 本章小结 | 第56-57页 |
| 第四章 TURBO码多核DSP实现 | 第57-77页 |
| 4.1 发送端DSP设计与实现 | 第57-61页 |
| 4.1.1 RSC编码器设计与实现 | 第58-59页 |
| 4.1.2 交织器设计与实现 | 第59-60页 |
| 4.1.3 编码模块复杂度分析 | 第60-61页 |
| 4.2 接收端DSP设计与实现 | 第61-73页 |
| 4.2.1 主核Task设计与实现 | 第62-65页 |
| 4.2.2 从核Task设计与实现 | 第65-67页 |
| 4.2.3 IPC（Message Q）设计与实现 | 第67-68页 |
| 4.2.4 多核同步设计与实现 | 第68-69页 |
| 4.2.5 子块译码模块实现 | 第69-72页 |
| 4.2.6 译码模块复杂度分析 | 第72-73页 |
| 4.3 缓存一致性维护 | 第73-74页 |
| 4.4 DSP代码的优化 | 第74-76页 |
| 4.5 本章小结 | 第76-77页 |
| 第五章 DSP平台与全链路测试结果 | 第77-82页 |
| 5.1 DSP自环测试结果 | 第77-79页 |
| 5.2 系统全链路测试结果 | 第79-81页 |
| 5.3 本章小结 | 第81-82页 |
| 第六章 总结与展望 | 第82-83页 |
| 6.1 全文总结 | 第82页 |
| 6.2 后续工作展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 攻读硕士学位期间取得的成果 | 第87-88页 |