穿墙雷达步进信号源设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-15页 |
| ·穿墙雷达系统概述 | 第10-12页 |
| ·频率合成技术概述 | 第12-14页 |
| ·频率合成技术的产生与发展 | 第12-13页 |
| ·直接频率合成技术的发展 | 第13-14页 |
| ·本论文主要工作 | 第14-15页 |
| 第二章 穿墙雷达基本原理 | 第15-21页 |
| ·穿墙雷达基本概念及发展 | 第15页 |
| ·穿墙雷达的工作原理 | 第15-17页 |
| ·穿墙雷达信号系统的模型 | 第15-16页 |
| ·穿墙雷达目标和工作环境的特殊性 | 第16-17页 |
| ·穿墙雷达信号源在实际应用中的参数选择 | 第17-20页 |
| ·超宽带频率步进穿墙雷达工作频率 | 第17-19页 |
| ·穿墙雷达工作体制 | 第19-20页 |
| ·信号源电路参数选取 | 第20-21页 |
| 第三章 直接数字频率合成基本原理 | 第21-27页 |
| ·DDS 发展发展概况 | 第21页 |
| ·DDS 原理 | 第21-23页 |
| ·DDS 输出信号质量分析 | 第23-25页 |
| ·理想DDS 输出分析 | 第23-24页 |
| ·杂散特性分析 | 第24-25页 |
| ·相位噪声分析 | 第25页 |
| ·DDS 的优点和不足 | 第25-27页 |
| ·直接频率合成的优点 | 第25-26页 |
| ·直接频率合成的不足 | 第26-27页 |
| 第四章 锁相环基本原理 | 第27-35页 |
| ·锁相环基本原理 | 第27-29页 |
| ·锁相环结构 | 第27-28页 |
| ·锁相环基本工作原理 | 第28-29页 |
| ·锁相环环路传递函数分析 | 第29-31页 |
| ·锁相环的捕获性能 | 第31-32页 |
| ·锁相环的相位噪声与杂散 | 第32-35页 |
| ·锁相环噪声分析 | 第32-34页 |
| ·锁相环杂散分析 | 第34-35页 |
| 第五章 DDS+PLL 混合频率合成 | 第35-40页 |
| ·DDS+PLL 混合频率合成概述 | 第35页 |
| ·DDS+PLL 频率合成常用方案 | 第35-38页 |
| ·PLL 内插DDS 频率合成方案 | 第35-36页 |
| ·DDS 环外混频PLL 频率合成方案 | 第36-37页 |
| ·DDS 激励PLL 频率合成方案 | 第37-38页 |
| ·DDS+PLL 系统的杂散与噪声 | 第38-40页 |
| ·系统相位噪声 | 第38页 |
| ·系统杂散 | 第38-40页 |
| 第六章 穿墙雷达步进信号源设计 | 第40-69页 |
| ·项目指标要求 | 第40页 |
| ·系统方案设计 | 第40-43页 |
| ·系统方案流程图 | 第40-41页 |
| ·方案可行性分析 | 第41-43页 |
| ·DDS 模块设计 | 第43-58页 |
| ·AD9858 芯片介绍 | 第43-49页 |
| ·1GHz 时钟设计 | 第49-53页 |
| ·单片机控制电路设计 | 第53-57页 |
| ·DDS 后级滤波器设计 | 第57-58页 |
| ·PLL 模块设计 | 第58-69页 |
| ·鉴相器芯片和VCO 的选取与设计 | 第58-62页 |
| ·PLL 电路版图设计要点 | 第62-63页 |
| ·PLL 后级滤波器设计 | 第63-69页 |
| 第七章 DDS 电路测试及结果分析 | 第69-74页 |
| ·电路实物图及测试设备 | 第69页 |
| ·测试及结果分析 | 第69-72页 |
| ·结束语 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 攻硕期间取得的研究成果 | 第77-78页 |
| 附录 部分电路原理图 | 第78-81页 |
