| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-10页 |
| 1.1 研究工作背景 | 第7-9页 |
| 1.2 本文主要研究工作和论文组织 | 第9-10页 |
| 第二章 Micro-VSAT网络概述及其关键技术 | 第10-24页 |
| 2.1 Micro-VSAT网络概述 | 第10-13页 |
| 2.1.1 Micro-VSAT网络各部分功能描述 | 第10-12页 |
| 2.1.2 多址方式 | 第12页 |
| 2.1.3 信令和业务信道分配 | 第12-13页 |
| 2.2 准同步CDMA技术 | 第13-19页 |
| 2.2.1 准同步CDMA的系统模型 | 第13-14页 |
| 2.2.2 准同步CDMA的性能仿真及分析 | 第14-16页 |
| 2.2.3 Micro-VSAT网络同步 | 第16-19页 |
| 2.3 Micro-VSAT网络关键技术 | 第19-24页 |
| 第三章 面向软件无线电的收发信机 | 第24-41页 |
| 3.1 面向软件无线电的收发信机设计 | 第24-29页 |
| 3.1.1 发射机 | 第24-25页 |
| 3.1.2 接收机 | 第25-29页 |
| 3.2 旋转相关同步环路设计 | 第29-37页 |
| 3.2.1 载波频偏及其对伪码捕获的影响 | 第29-31页 |
| 3.2.2 基于旋转相关的二维最大似然估计 | 第31-35页 |
| 3.2.3 旋转相关匹配滤波器的FPGA实现 | 第35-36页 |
| 3.2.4 旋转相关载波频偏消除环路与NCO设计 | 第36-37页 |
| 3.3 数字延迟锁相跟踪环路设计 | 第37-41页 |
| 3.3.1 数字延迟锁相跟踪环路的原理 | 第37-40页 |
| 3.3.2 数字延迟锁相跟踪环路的FPGA设计 | 第40-41页 |
| 第四章 Micro-VSAT信令协议栈模型 | 第41-53页 |
| 4.1 概述 | 第41页 |
| 4.2 物理层设计 | 第41-43页 |
| 4.2.1 信道组成 | 第41-43页 |
| 4.2.2 信道结构和物理帧格式 | 第43页 |
| 4.3 数据链路层协议-LAPDV | 第43-48页 |
| 4.3.1 LAPDV帧结构 | 第44-47页 |
| 4.3.2 LAPDV支持的三种数据传送方式 | 第47页 |
| 4.3.3 LAPDV协议的特点 | 第47-48页 |
| 4.4 网络层协议分析 | 第48-53页 |
| 4.4.1 无线资源管理 | 第48-49页 |
| 4.4.2 呼叫控制 | 第49-50页 |
| 4.4.3 Micro-VSAT终端的初始化和呼叫接续流程 | 第50-53页 |
| 第五章 信令协议栈在嵌入式系统中的实现 | 第53-66页 |
| 5.1 基于ARM的嵌入式开发平台简介 | 第53-54页 |
| 5.2 通信协议软件设计概述 | 第54-55页 |
| 5.2.1 状态机 | 第54页 |
| 5.2.2 协议数据单元处理 | 第54-55页 |
| 5.2.3 协议接口 | 第55页 |
| 5.3 LAPDV协议软件设计 | 第55-66页 |
| 5.3.1 缓冲区设计 | 第56-59页 |
| 5.3.2 层间通信设计 | 第59-60页 |
| 5.3.3 LAPDV协议软件实现 | 第60-65页 |
| 5.3.4 LAPDV多帧传输的状态转移 | 第65-66页 |
| 结束语 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 作者在读期间的研究成果 | 第71-72页 |