基于FPGA的数字信道化接收机研究与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题研究的背景和意义 | 第8-9页 |
| 1.2 宽带数字信道化接收机的国内外发展现状 | 第9-10页 |
| 1.3 本文的研究工作和内容安排 | 第10-12页 |
| 第2章 数字信道化接收机相关理论 | 第12-20页 |
| 2.1 信号采样理论 | 第12页 |
| 2.1.1 Nyquist 采样定理 | 第12页 |
| 2.1.2 带通采样定理 | 第12页 |
| 2.2 整数倍抽取 | 第12-13页 |
| 2.3 多相滤波结构 | 第13-14页 |
| 2.4 数字信道化接收模型 | 第14-17页 |
| 2.4.1 基于多相滤波器组的数字信道化 | 第14-16页 |
| 2.4.2 信道划分 | 第16-17页 |
| 2.5 后续处理算法 | 第17-19页 |
| 2.5.1 CORDIC 算法 | 第17-18页 |
| 2.5.2 瞬时测频和信道判决 | 第18-19页 |
| 2.6 本章小结 | 第19-20页 |
| 第3章 数字信道化接收机硬件平台设计 | 第20-30页 |
| 3.1 实现功能与参数设计 | 第20-21页 |
| 3.1.1 实现功能 | 第20页 |
| 3.1.2 参数设计 | 第20-21页 |
| 3.2 数字信道化接收机实现总体方案设计 | 第21页 |
| 3.3 数字信道化接收机硬件电路设计 | 第21-27页 |
| 3.3.1 ADC 采样时钟方案设计 | 第21-22页 |
| 3.3.2 ADC 数据采集电路设计 | 第22-23页 |
| 3.3.3 FPGA 部分电路设计 | 第23-25页 |
| 3.3.4 DSP 部分电路设计 | 第25页 |
| 3.3.5 千兆以太网通信模块电路设计 | 第25-26页 |
| 3.3.6 串口通信电路设计 | 第26页 |
| 3.3.7 温度测量电路设计 | 第26-27页 |
| 3.3.8 电源设计 | 第27页 |
| 3.3.9 其他电路 | 第27页 |
| 3.4 PCB 设计 | 第27-29页 |
| 3.4.1 设计流程 | 第27-28页 |
| 3.4.2 布局 | 第28页 |
| 3.4.3 布线 | 第28-29页 |
| 3.5 本章小结 | 第29-30页 |
| 第4章 数字信道化接收机软件设计 | 第30-48页 |
| 4.1 数据接收与抽取的 FPGA 实现 | 第30-35页 |
| 4.1.1 一次抽取 | 第31-32页 |
| 4.1.2 多级变换 | 第32-35页 |
| 4.2 多相滤波模块的 FPGA 实现 | 第35-37页 |
| 4.3 IDFT 模块的 FPGA 实现 | 第37-39页 |
| 4.4 通道选择模块的 FPGA 实现 | 第39-41页 |
| 4.5 CORDIC 算法模块的 FPGA 实现 | 第41-43页 |
| 4.6 PDW 生成模块的 FPGA 实现 | 第43-45页 |
| 4.7 PDW 发送模块的 FPGA 实现 | 第45-46页 |
| 4.8 资源消耗 | 第46-47页 |
| 4.9 本章小结 | 第47-48页 |
| 第5章 系统性能分析 | 第48-57页 |
| 5.1 幅度测量性能分析 | 第49-50页 |
| 5.2 频率测量性能分析 | 第50-56页 |
| 5.3 本章小结 | 第56-57页 |
| 结论 | 第57-59页 |
| 参考文献 | 第59-62页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第62-64页 |
| 致谢 | 第64页 |
