DSP片内多通道缓冲串行接口的设计与研究
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 研究背景与意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9页 |
| 1.3 研究内容与设计指标 | 第9-10页 |
| 1.3.1 研究内容 | 第9-10页 |
| 1.3.2 设计指标 | 第10页 |
| 1.4 论文组织 | 第10-12页 |
| 第二章 相关技术分析 | 第12-22页 |
| 2.1 SPI总线接口 | 第12-15页 |
| 2.1.1 总线接口 | 第12-13页 |
| 2.1.2 数据传输 | 第13-14页 |
| 2.1.3 时钟和时序 | 第14-15页 |
| 2.1.4 主要特点 | 第15页 |
| 2.2 中断技术 | 第15-18页 |
| 2.2.1 中断分类 | 第16页 |
| 2.2.2 中断处理过程 | 第16-17页 |
| 2.2.3 DSP片内中断系统 | 第17-18页 |
| 2.3 数字脉冲编码调制 | 第18-21页 |
| 2.3.1 PCM基本步骤 | 第18-19页 |
| 2.3.2 A律压缩 | 第19-20页 |
| 2.3.3 u律压缩 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 第三章 McBSP的系统结构 | 第22-34页 |
| 3.1 多通道缓冲串口McBSP的整体架构 | 第22-24页 |
| 3.2 McBSP的工作流程 | 第24-31页 |
| 3.2.1 帧和时钟配置 | 第25-26页 |
| 3.2.2 数据收发 | 第26-28页 |
| 3.2.3 帧同步信号 | 第28-29页 |
| 3.2.4 串口异常情况 | 第29-31页 |
| 3.3 McBSP设计要点 | 第31-32页 |
| 3.4 本章小结 | 第32-34页 |
| 第四章 McBSP的RTL设计 | 第34-48页 |
| 4.1 时钟与帧同步控制模块设计 | 第34-39页 |
| 4.1.1 时钟与帧同步产生模块设计 | 第34-38页 |
| 4.1.2 采样率发生器设计 | 第38-39页 |
| 4.2 串口控制模块设计 | 第39-42页 |
| 4.2.1 发送控制模块设计 | 第39-41页 |
| 4.2.2 接收控制模块设计 | 第41-42页 |
| 4.3 多通道选择模块设计 | 第42-44页 |
| 4.4 压扩模块设计 | 第44-45页 |
| 4.4.1 压扩模块设计 | 第44-45页 |
| 4.4.2 内部数据压扩设计 | 第45页 |
| 4.5 中断模块设计 | 第45-46页 |
| 4.6 本章小结 | 第46-48页 |
| 第五章 验证及结果分析 | 第48-66页 |
| 5.1 验证准备 | 第48-53页 |
| 5.1.1 验证平台 | 第48页 |
| 5.1.2 仿真环境 | 第48页 |
| 5.1.3 初始化操作 | 第48-51页 |
| 5.1.4 SPI配置 | 第51-53页 |
| 5.2 RTL验证及结果分析 | 第53-62页 |
| 5.3 FPGA验证 | 第62-64页 |
| 5.4 本章小结 | 第64-66页 |
| 第六章 总结与展望 | 第66-68页 |
| 6.1 总结 | 第66页 |
| 6.2 展望 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-72页 |
| 攻读硕士学位期间发表的论文 | 第72-74页 |
| 附录 | 第74-78页 |
