| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第1章 绪论 | 第8-10页 |
| ·本课题的研究背景 | 第8页 |
| ·本课题的研究概况 | 第8页 |
| ·本课题的研究思路与方法 | 第8-9页 |
| ·本文的结构与安排 | 第9-10页 |
| 第2章 相关的工作 | 第10-16页 |
| ·FPGA | 第10-11页 |
| ·硬件描述语言Verilog HDL | 第11-13页 |
| ·SOC 和SOPC | 第13-15页 |
| ·SOC 和SOPC 概述 | 第13-14页 |
| ·软核处理器 | 第14页 |
| ·协处理单元 | 第14-15页 |
| ·片上多核 | 第15页 |
| ·本章总结 | 第15-16页 |
| 第3章 稀疏矩阵向量乘（SMVM）的相关内容 | 第16-21页 |
| ·稀疏矩阵向量乘的定义 | 第16-17页 |
| ·稀疏矩阵的存储格式 | 第17-19页 |
| ·三元组存储格式 | 第17-18页 |
| ·CSR 存储格式 | 第18-19页 |
| ·稀疏矩阵中非零元素的浮点表示 | 第19-20页 |
| ·本章总结 | 第20-21页 |
| 第4章 Microblaze 处理器的FSL 总线扩展 | 第21-30页 |
| ·Microblaze 处理器 | 第21-23页 |
| ·FSL 总线 | 第23-26页 |
| ·FSL 总线信号 | 第24页 |
| ·FSL 总线的操作 | 第24-26页 |
| ·利用FSL 总线实现硬件加速 | 第26-27页 |
| ·利用FSL 总线构建多核系统 | 第27-29页 |
| ·本章总结 | 第29-30页 |
| 第5章 基于FPGA 的SMVM 运算结构的优化 | 第30-37页 |
| ·二叉树运算结构的分析 | 第30-32页 |
| ·二叉树运算结构的优化 | 第32-36页 |
| ·优化方式的选择与分析 | 第32-34页 |
| ·多核加协处理单元的运算结构 | 第34-36页 |
| ·本章总结 | 第36-37页 |
| 第6章 基于优化结构的SMVM 运算系统的FPGA 实现 | 第37-58页 |
| ·实现平台与开发工具介绍 | 第37-38页 |
| ·SMVM 运算系统的实现流程 | 第38-39页 |
| ·SMVM 运算系统实现的硬件部分 | 第39-51页 |
| ·协处理单元1 与协处理单元2 的实现 | 第39-43页 |
| ·协处理单元3 的实现 | 第43页 |
| ·协处理单元4 的实现 | 第43-46页 |
| ·完整的硬件部分结构图 | 第46-51页 |
| ·SMVM 运算系统实现的软件部分 | 第51-57页 |
| ·协处理单元的驱动程序 | 第52-54页 |
| ·硬件模块之间的通信程序 | 第54-57页 |
| ·本章总结 | 第57-58页 |
| 第7章 仿真分析与对比 | 第58-66页 |
| ·仿真环境的设定 | 第58-59页 |
| ·协处理单元性能仿真分析与对比 | 第59-61页 |
| ·SMVM 运算系统性能仿真分析与对比 | 第61-65页 |
| ·稀疏矩阵读取仿真分析与对比 | 第61-63页 |
| ·乘法器利用率仿真分析与对比 | 第63-64页 |
| ·硬件加速性能仿真分析与对比 | 第64-65页 |
| ·本章总结 | 第65-66页 |
| 第8章 总结 | 第66-68页 |
| 致谢 | 第68-69页 |
| 硕士研究生期间的研究成果情况 | 第69-70页 |
| 参考文献 | 第70-73页 |