| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景及意义 | 第15-16页 |
| 1.2 国内外发展状况 | 第16-17页 |
| 1.3 论文结构与内容安排 | 第17-19页 |
| 第二章 Sigma-delta ADC的基本原理 | 第19-33页 |
| 2.1 ADC基本原理 | 第19-21页 |
| 2.2 Sigma-delta ADC基本原理 | 第21-29页 |
| 2.2.1 Sigma-delta调制器 | 第21-26页 |
| 2.2.2 Sigma-delta调制器的特性 | 第26-27页 |
| 2.2.3 级联调制器 | 第27-29页 |
| 2.3 CIFB结构的Sigma-delta调制器 | 第29-31页 |
| 2.4 本章小结 | 第31-33页 |
| 第三章 降采样数字滤波器原理 | 第33-43页 |
| 3.1 信号的采样抽取 | 第33-34页 |
| 3.2 CIC滤波器的原理和结构 | 第34-39页 |
| 3.2.1 单级CIC抽取滤波器的原理 | 第34-36页 |
| 3.2.2 多级CIC抽取滤波器的原理和结构 | 第36-39页 |
| 3.3 CIC补偿滤波器 | 第39-40页 |
| 3.4 半带滤波器 | 第40-42页 |
| 3.5 本章小结 | 第42-43页 |
| 第四章 降采样数字滤波器结构设计 | 第43-55页 |
| 4.1 降采样数字滤波器设计方案 | 第43-45页 |
| 4.1.1 整体结构设计 | 第43-44页 |
| 4.1.2 CIC抽取滤波器中抽取因子和结构选择 | 第44-45页 |
| 4.2 降采样数字滤波器中各级设计 | 第45-48页 |
| 4.2.1 CIC抽取滤波器的设计 | 第45-46页 |
| 4.2.2 CIC补偿滤波器设计 | 第46页 |
| 4.2.3 半带滤波器设计 | 第46-48页 |
| 4.3 降采样数字滤波器功能验证 | 第48-53页 |
| 4.3.1 Decimulator时钟模块 | 第48-49页 |
| 4.3.2 CIC抽取滤波器的仿真 | 第49-53页 |
| 4.4 本章小结 | 第53-55页 |
| 第五章 降采样数字滤波器的ASIC实现 | 第55-73页 |
| 5.1 Decimulator模块的逻辑综合 | 第56-59页 |
| 5.2 静态时序分析（STA） | 第59-62页 |
| 5.3 Decimator在ICC中物理实现 | 第62-71页 |
| 5.3.1 模块布图规划（Floorplan） | 第66页 |
| 5.3.2 标准单元摆放（Placement） | 第66-67页 |
| 5.3.3 时钟树综合（CTS） | 第67-69页 |
| 5.3.4 绕线（Route） | 第69-71页 |
| 5.4 本章小结 | 第71-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 6.1 研究结论 | 第73-74页 |
| 6.2 研究展望 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |