| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 研究背景 | 第9-10页 |
| 1.2 高频合成技术的研究现状 | 第10-11页 |
| 1.3 本文的主要研究内容 | 第11-13页 |
| 第2章 直接数字频率合成技术 | 第13-19页 |
| 2.1 DDS技术的基本原理 | 第13-15页 |
| 2.1.1 DDS的相关理论 | 第13-14页 |
| 2.1.2 DDS的基本工作原理 | 第14-15页 |
| 2.2 DDS的构成 | 第15-18页 |
| 2.2.1 DDS的原理框图介绍 | 第15-17页 |
| 2.2.2 DDS各部分的作用 | 第17页 |
| 2.2.3 DDS输出的信号特性 | 第17-18页 |
| 2.3 本章小结 | 第18-19页 |
| 第3章 高频信号合成器的理论分析 | 第19-33页 |
| 3.1 锁相环的基本原理及特性 | 第19-20页 |
| 3.2 锁相环的组成 | 第20-23页 |
| 3.2.1 鉴相器 | 第20-21页 |
| 3.2.2 环路滤波器 | 第21-22页 |
| 3.2.3 压控振荡器 | 第22-23页 |
| 3.3 锁相环的数学理论分析 | 第23-25页 |
| 3.4 锁相环的相位噪声和杂散的分析及处理方法 | 第25-31页 |
| 3.4.1 相位噪声简介 | 第25-26页 |
| 3.4.2 锁相环路系统整体的相位噪声分析 | 第26-29页 |
| 3.4.3 降低锁相环路相位噪声的方法 | 第29页 |
| 3.4.4 锁相环路杂散的介绍 | 第29-30页 |
| 3.4.5 锁相环路杂散的分析 | 第30-31页 |
| 3.4.6 降低锁相环路杂散的方法 | 第31页 |
| 3.5 GHz高频信号发生器的基本框架设计 | 第31-32页 |
| 3.6 本章小结 | 第32-33页 |
| 第4章 GHz高频信号产生电路的设计 | 第33-53页 |
| 4.1 锁相环芯片ADF4108的介绍 | 第33-38页 |
| 4.1.1 ADF4108的结构 | 第33-34页 |
| 4.1.2 ADF4108的工作原理 | 第34-37页 |
| 4.1.3 ADF4108的硬件电路 | 第37-38页 |
| 4.2 环路滤波器的设计 | 第38-42页 |
| 4.2.1 环路滤波器的参数设定 | 第38-40页 |
| 4.2.2 三阶环路滤波器的具体计算 | 第40-42页 |
| 4.3 压控振荡器 | 第42-44页 |
| 4.3.1 压控振荡器MAX2750芯片介绍 | 第42-43页 |
| 4.3.2 压控振荡器的具体电路 | 第43-44页 |
| 4.4 单片机C8051F320的控制部分 | 第44-47页 |
| 4.4.1 单片机C8051F320芯片的介绍 | 第44-45页 |
| 4.4.2 单片机C8051F320的硬件电路 | 第45-46页 |
| 4.4.3 单片机C8051F320的软件控制程序 | 第46-47页 |
| 4.5 运算放大器THS4302 | 第47-49页 |
| 4.5.1 运算放大器THS4302的介绍 | 第47-48页 |
| 4.5.2 THS4302硬件电路 | 第48-49页 |
| 4.6 系统仿真实验 | 第49-51页 |
| 4.6.1 利用ADIsimPLL进行仿真实验 | 第49页 |
| 4.6.2 仿真结果的分析 | 第49-51页 |
| 4.7 本章小结 | 第51-53页 |
| 第5章 GHz高频信号系统电路的实现及测试 | 第53-63页 |
| 5.1 系统整体硬件电路实现 | 第53-54页 |
| 5.2 电路原理图PCB的绘制 | 第54-56页 |
| 5.3 电路调试实验结果与分析 | 第56-61页 |
| 5.3.1 实验测试环境以及实验仪器介绍 | 第56-57页 |
| 5.3.2 实验测试的结果与分析 | 第57-61页 |
| 5.4 本章小结 | 第61-63页 |
| 第6章 总结与展望 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 致谢 | 第69-71页 |
| 攻读硕士学位期间科研成果 | 第71页 |