高性能微处理器中浮点融合乘加部件的设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-26页 |
| ·课题研究的背景 | 第12-14页 |
| ·浮点单元相关工作概述 | 第14-22页 |
| ·UltraSparc T2 浮点单元 | 第14-18页 |
| ·Itanium处理器（IA-64） | 第18-20页 |
| ·IBM eServer z990 | 第20-22页 |
| ·浮点融合乘加单元的发展与研究状况 | 第22-24页 |
| ·本课题研究的目标及内容 | 第24-25页 |
| ·论文的组织结构 | 第25-26页 |
| 第二章 浮点算术运算设计基础 | 第26-40页 |
| ·IEEE 754-2008 浮点数标准概述 | 第26-29页 |
| ·修订标准规定的格式 | 第26-27页 |
| ·二进制交换格式的编码 | 第27-28页 |
| ·标准规定的舍入方式 | 第28-29页 |
| ·标准规定的基本操作与异常 | 第29页 |
| ·基本浮点算术运算 | 第29-34页 |
| ·浮点加/减 | 第29-31页 |
| ·浮点乘法 | 第31页 |
| ·浮点除法 | 第31-33页 |
| ·浮点平方根 | 第33页 |
| ·基本浮点算术运算实现概述 | 第33-34页 |
| ·基本融合乘加结构 | 第34-37页 |
| ·关于逻辑努力 | 第37-39页 |
| ·小结 | 第39-40页 |
| 第三章 X处理器浮点FMA的设计 | 第40-63页 |
| ·浮点FMA的总体结构 | 第40-42页 |
| ·乘法模块设计 | 第42-46页 |
| ·加法对阶移位 | 第46-48页 |
| ·主加法器设计 | 第48-53页 |
| ·循环进位加法器的原理 | 第49-51页 |
| ·融合乘加数据流中的EAC加法结构 | 第51-53页 |
| ·规格化与前导零预测 | 第53-56页 |
| ·舍入 | 第56-57页 |
| ·指数与符号逻辑 | 第57-59页 |
| ·NaNs数据通路 | 第59-60页 |
| ·异常处理 | 第60-61页 |
| ·小结 | 第61-63页 |
| 第四章 实现浮点FMA的关键构建块 | 第63-76页 |
| ·并行压缩器（CSA） | 第63-67页 |
| ·3:2 压缩器 | 第63-64页 |
| ·4:2 压缩器 | 第64-65页 |
| ·高阶压缩器扩展 | 第65-67页 |
| ·本文的压缩树结构及流水划分基准 | 第67页 |
| ·前导零检测（LZD）算法 | 第67-71页 |
| ·并行加法器 | 第71-75页 |
| ·并行加法器概述 | 第71-73页 |
| ·108 位EAC加法器 | 第73-75页 |
| ·小结 | 第75-76页 |
| 第五章 浮点FMA的验证与综合实现 | 第76-86页 |
| ·验证方法概述 | 第76-78页 |
| ·浮点融合乘加部件的模拟验证 | 第78-82页 |
| ·IEEE 754 标准测试向量分类测试 | 第78-80页 |
| ·大量随机测试 | 第80-82页 |
| ·综合优化与结果 | 第82-85页 |
| ·小结 | 第85-86页 |
| 第六章 结束语 | 第86-88页 |
| ·工作总结 | 第86-87页 |
| ·工作展望 | 第87-88页 |
| 致谢 | 第88-90页 |
| 参考文献 | 第90-94页 |
| 作者在学期间取得的学术成果 | 第94页 |
| 作者在学期间参与的科研工程项目 | 第94-96页 |
| 附录A 二阶Booth算法的数学推导 | 第96-97页 |
| 附录B 关系式[x·y]补= x·[y]补的证明 | 第97页 |
