基于DSP和FPGA导航计算机硬件模块设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-14页 |
| ·导航计算机应用背景 | 第9-10页 |
| ·国内外研究现状 | 第10-11页 |
| ·课题研究目的及意义 | 第11-12页 |
| ·本课题主要研究内容 | 第12-14页 |
| 2 硬件模块方案设计 | 第14-25页 |
| ·导航计算机功能 | 第14页 |
| ·方案设计 | 第14-15页 |
| ·最小系统设计 | 第15-24页 |
| ·DSP选型 | 第15-16页 |
| ·FPGA选型 | 第16-17页 |
| ·电源设计 | 第17-18页 |
| ·时钟模块设计 | 第18-20页 |
| ·复位监控电路设计 | 第20-21页 |
| ·JTAG模块设计 | 第21-23页 |
| ·BOOT模式配置 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 3 基于FPGA的异步串口扩展设计 | 第25-42页 |
| ·RS422抗扰接口电路设计 | 第25-26页 |
| ·DSP与FPGA硬件接口设计 | 第26-28页 |
| ·DSP与FPGA通信协议设计 | 第28-30页 |
| ·硬件协议 | 第28-29页 |
| ·数据传输协议 | 第29-30页 |
| ·FPGA控制逻辑 | 第30-35页 |
| ·数据接收抗干扰设计 | 第31-32页 |
| ·RS422接口控制逻辑设计 | 第32-34页 |
| ·EMIFA通信逻辑设计 | 第34-35页 |
| ·EMIFA接口程序设计 | 第35-40页 |
| ·EMIFA接收时序 | 第35-38页 |
| ·EMIFA接收流程 | 第38页 |
| ·EMIFA发送时序 | 第38-40页 |
| ·EMIFA发送流程 | 第40页 |
| ·本章小结 | 第40-42页 |
| 4 信号调理电路设计 | 第42-56页 |
| ·过载信号调理电路设计 | 第42-52页 |
| ·开关电容滤波器设计 | 第42-45页 |
| ·抗混叠滤波器设计 | 第45-48页 |
| ·平滑滤波器设计 | 第48-51页 |
| ·幅值调理电路设计 | 第51-52页 |
| ·电池电压调理电路设计 | 第52-55页 |
| ·幅值调理电路设计 | 第52-53页 |
| ·隔离电路设计 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 5 驱动程序设计 | 第56-76页 |
| ·AD驱动程序设计 | 第56-63页 |
| ·SPI接口设计 | 第56-58页 |
| ·AD7923工作过程 | 第58-61页 |
| ·SPI接口初始化 | 第61-62页 |
| ·AD7923控制程序 | 第62-63页 |
| ·SDRAM驱动程序设计 | 第63-66页 |
| ·EMIFB接口设计 | 第63-64页 |
| ·EMIFB接口初始化 | 第64-65页 |
| ·SDRAM初始化 | 第65-66页 |
| ·FLASH驱动程序设计 | 第66-75页 |
| ·程序存储器选型 | 第66-67页 |
| ·EMIFA与FLASH字节对齐 | 第67-68页 |
| ·FLASH分页控制 | 第68-71页 |
| ·FLASH烧写 | 第71-72页 |
| ·FLASH分页自举引导 | 第72-75页 |
| ·本章小结 | 第75-76页 |
| 6 性能测试 | 第76-84页 |
| ·硬件电路测试 | 第76-80页 |
| ·电源测试 | 第76页 |
| ·过载信号调理电路测试 | 第76-78页 |
| ·电池电压信号调理电路测试 | 第78页 |
| ·FPGA异步串口扩展通信测试 | 第78-80页 |
| ·驱动程序测试 | 第80-83页 |
| ·AD采集测试 | 第80-81页 |
| ·SDRAM测试 | 第81-83页 |
| ·FLASH烧写及自举引导测试 | 第83页 |
| ·本章小结 | 第83-84页 |
| 7 总结与展望 | 第84-86页 |
| ·总结 | 第84-85页 |
| ·展望 | 第85-86页 |
| 参考文献 | 第86-90页 |
| 攻读硕士期间发表的论文及所取得的研究成果 | 第90-91页 |
| 致谢 | 第91-92页 |
