片上系统PLB总线及其相关模块的设计与验证
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·SoC 技术及 SoC 发展现状 | 第7-8页 |
| ·片上系统总线及其接口的研究状况 | 第8-9页 |
| ·项目来源和科研任务 | 第9页 |
| ·主要工作及论文结构 | 第9-11页 |
| ·主要工作 | 第9页 |
| ·论文结构安排 | 第9-11页 |
| 第二章 主要片上总线分析 | 第11-21页 |
| ·AMBA 总线 | 第11-15页 |
| ·AHB 总线 | 第12-13页 |
| ·ASB 总线 | 第13-14页 |
| ·APB 总线 | 第14-15页 |
| ·Avalon 总线 | 第15页 |
| ·CoreConnect 总线 | 第15-17页 |
| ·PLB 总线 | 第16页 |
| ·OPB 总线 | 第16-17页 |
| ·DCR 总线 | 第17页 |
| ·Wishbone 总线 | 第17-18页 |
| ·OCP 总线 | 第18-19页 |
| ·本章小结 | 第19-21页 |
| 第三章 PLB 总线协议及主要接口信号 | 第21-37页 |
| ·PLB 总线传输协议 | 第21页 |
| ·PLB 重叠传输 | 第21-22页 |
| ·PLB 总线信号 | 第22-36页 |
| ·PLB 系统信号 | 第23页 |
| ·PLB 仲裁信号 | 第23-25页 |
| ·PLB 状态信号 | 第25页 |
| ·PLB 传输限制信号 | 第25-30页 |
| ·PLB 写数据总线信号 | 第30-32页 |
| ·PLB 读数据总线信号 | 第32-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 PLB 总线接口及相关模块的设计 | 第37-47页 |
| ·系统结构 | 第37-38页 |
| ·设计目标 | 第37页 |
| ·设计思路 | 第37-38页 |
| ·结构设计 | 第38页 |
| ·总线接口读写模块的设计 | 第38-42页 |
| ·端口信号的定义与说明 | 第38-40页 |
| ·PLB 总线存储器接口的状态机 | 第40-42页 |
| ·PLB 总线桥接器接口的实现 | 第42页 |
| ·DMA 模块的实现 | 第42-44页 |
| ·桥接器模块的实现 | 第44-45页 |
| ·本章小结 | 第45-47页 |
| 第五章 PLB 总线接口平台的构建与验证 | 第47-59页 |
| ·总线接口平台软件工具介绍 | 第47页 |
| ·验证方法 | 第47-48页 |
| ·testbench 介绍 | 第48页 |
| ·testbench 验证平台的建立 | 第48-49页 |
| ·时钟信号的产生 | 第48-49页 |
| ·激励模块的产生 | 第49页 |
| ·细分激励模块任务 | 第49页 |
| ·验证结果 | 第49-56页 |
| ·单拍写时序验证 | 第49-50页 |
| ·单拍读时序验证 | 第50-51页 |
| ·突发写时序验证 | 第51-53页 |
| ·突发读时序验证 | 第53-55页 |
| ·DMA 传输时序验证 | 第55-56页 |
| ·验证过程中出现的问题 | 第56-57页 |
| ·本章小结 | 第57-59页 |
| 第六章 总结与展望 | 第59-61页 |
| ·论文工作总结 | 第59页 |
| ·进一步研究工作 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-65页 |
