| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·数字通信与信道编码理论 | 第7-9页 |
| ·LDPC 码的发展与研究现状 | 第9-11页 |
| ·论文的主要内容和章节安排 | 第11-13页 |
| 第二章 LDPC 码基础 | 第13-29页 |
| ·LDPC 码的基本概念 | 第13-17页 |
| ·LDPC 码的定义和矩阵表示 | 第13-14页 |
| ·LDPC 码的图表示 | 第14-16页 |
| ·LDPC 码的分类 | 第16-17页 |
| ·LDPC 码的编码算法 | 第17-20页 |
| ·高斯消去法编码 | 第17-18页 |
| ·RU 快速编码算法 | 第18-20页 |
| ·LDPC 码的译码算法 | 第20-29页 |
| ·消息传递算法概述 | 第20-22页 |
| ·概率域 BP 译码算法 | 第22-25页 |
| ·对数域 BP 译码算法 | 第25-27页 |
| ·最小和译码算法 | 第27-29页 |
| 第三章 LDPC 码的构造 | 第29-46页 |
| ·LDPC 码的构造方法 | 第29-35页 |
| ·随机构造法 | 第29-31页 |
| ·结构化构造法 | 第31-35页 |
| ·QC-LDPC 码基础 | 第35-37页 |
| ·QC-LDPC 码的定义 | 第35-37页 |
| ·QC-LDPC 码的构造 | 第37-46页 |
| ·有限域元素的矩阵散布 | 第37页 |
| ·基于有限域的 QC-LDPC 码的一般构造 | 第37-39页 |
| ·基于素域上加法群的 QC-LDPC 码的构造 | 第39-40页 |
| ·基于循环矩阵分解的 QC-EG-LDPC 码的构造 | 第40-42页 |
| ·仿真结果及分析 | 第42-46页 |
| 第四章 LDPC 码的高速编译码 | 第46-80页 |
| ·QC-LDPC 码的高速编码 | 第46-50页 |
| ·QC-LDPC 码生成矩阵的推导 | 第46-48页 |
| ·QC-LDPC 码编码器设计 | 第48-50页 |
| ·QC-LDPC 码的高速译码 | 第50-59页 |
| ·译码器的硬件架构 | 第51-52页 |
| ·两种并行度 | 第52-54页 |
| ·减少存储器访问冲突的方法 | 第54-57页 |
| ·提高吞吐量的方法 | 第57-59页 |
| ·高速 QC-LDPC 编码器的实现 | 第59-65页 |
| ·CCSDS 推荐的 LDPC 码及码变换 | 第59-60页 |
| ·编码器的整体结构 | 第60-61页 |
| ·编码模块的设计 | 第61-63页 |
| ·串/并模块的设计 | 第63页 |
| ·复用模块和并/串模块的设计 | 第63-64页 |
| ·控制单元的设计 | 第64页 |
| ·性能仿真和综合结果 | 第64-65页 |
| ·高速 QC-LDPC 译码器的实现 | 第65-80页 |
| ·译码算法及其量化 | 第65-68页 |
| ·并行度选择和硬件架构 | 第68-69页 |
| ·整体结构和流程图 | 第69-70页 |
| ·节点处理单元设计 | 第70-73页 |
| ·存储器阵列和循环移位模块设计 | 第73-77页 |
| ·性能仿真和综合结果 | 第77-80页 |
| 第五章 总结与展望 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-86页 |