面向CASA的HuWang模型算法的并行实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-13页 |
| ·研究背景及意义 | 第8-9页 |
| ·国内外研究现状 | 第9页 |
| ·CASA介绍 | 第9-12页 |
| ·CASA的基本依据 | 第10页 |
| ·CASA分类 | 第10-12页 |
| ·论文研究的内容 | 第12页 |
| ·论文组织结构 | 第12-13页 |
| 第二章 CUDA并行计算技术介绍 | 第13-17页 |
| ·从GPU到CUDA | 第13页 |
| ·CUDA的优势 | 第13-14页 |
| ·CUDA编程模型 | 第14-15页 |
| ·内核 | 第14页 |
| ·线程层次 | 第14-15页 |
| ·存储器层次 | 第15页 |
| ·异构编程 | 第15页 |
| ·计算能力 | 第15页 |
| ·CUDA硬件特征 | 第15-17页 |
| ·束(warp) | 第16页 |
| ·硬件多线程 | 第16-17页 |
| 第三章 HuWang模型的算法实现 | 第17-21页 |
| ·算法的步骤 | 第17-18页 |
| ·算法的数据结构 | 第18-20页 |
| ·全局变量 | 第20页 |
| ·本章小结 | 第20-21页 |
| 第四章 HuWang模型的并行加速算法 | 第21-32页 |
| ·算法并行度分析 | 第21页 |
| ·显存数据结构 | 第21-22页 |
| ·并行实现 | 第22-31页 |
| ·CUFFT库的使用 | 第22-23页 |
| ·并行求和算法 | 第23-24页 |
| ·页锁定和write-combined内存 | 第24-25页 |
| ·线程block的规模选择 | 第25-26页 |
| ·共享存储器的使用 | 第26页 |
| ·常数存储器的使用 | 第26-27页 |
| ·显存的合并访问 | 第27-28页 |
| ·通道的并行 | 第28-29页 |
| ·帧的并行 | 第29-30页 |
| ·实现的细节问题 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第五章 算法测试 | 第32-35页 |
| ·软硬件平台 | 第32页 |
| ·测试语音 | 第32页 |
| ·编译环境 | 第32-33页 |
| ·执行时间比较 | 第33-35页 |
| ·串行代码与并行代码 | 第33页 |
| ·通道加速对并行代码的影响 | 第33-34页 |
| ·常数存储器对并行代码的影响 | 第34-35页 |
| 第六章 总结与展望 | 第35-36页 |
| ·总结 | 第35页 |
| ·展望 | 第35-36页 |
| 参考文献 | 第36-38页 |
| 致谢 | 第38页 |
