| 目录 | 第1-6页 |
| 图目录 | 第6-10页 |
| 表目录 | 第10-11页 |
| 摘要 | 第11-12页 |
| ABSTRACT | 第12-14页 |
| 第一章 绪论 | 第14-20页 |
| ·研究背景 | 第14-16页 |
| ·本论文的主要内容与创新点 | 第16-18页 |
| ·本论文的组织结构 | 第18-20页 |
| 第二章 时间交织ADC的原理与误差分析 | 第20-32页 |
| ·时间交织ADC的原理 | 第20-22页 |
| ·时间交织ADC的误差分析 | 第22-30页 |
| ·Sub-ADC失调失配的影响 | 第23-25页 |
| ·Sub-ADC增益失配的影响 | 第25-26页 |
| ·Sub-ADC带宽失配的影响 | 第26-27页 |
| ·通道间采样时刻偏差的影响 | 第27-29页 |
| ·Sub-ADC其他参数不匹配的影响 | 第29-30页 |
| ·本章小结 | 第30-32页 |
| 第三章 时间交织ADC的已有校正方法 | 第32-50页 |
| ·失调失配的校正 | 第32-37页 |
| ·失调的前台校正 | 第33页 |
| ·失调的后台校正 | 第33-35页 |
| ·失调的Chopping校正 | 第35-37页 |
| ·增益失配的校正 | 第37-38页 |
| ·增益的前台校正 | 第37页 |
| ·增益的后台校正 | 第37-38页 |
| ·采样时刻偏差的校正 | 第38-41页 |
| ·基于参考信号注入的采样时刻偏差后台校正 | 第39-40页 |
| ·基于特定输入条件下的采样时刻偏差后台校正 | 第40-41页 |
| ·参考ADC的校正结构 | 第41-42页 |
| ·通道随机化的校正结构 | 第42-44页 |
| ·单一前置SHA的结构 | 第44-46页 |
| ·分组ADC的校正结构 | 第46-47页 |
| ·采样时刻偏差的补偿方法 | 第47-48页 |
| ·本章小结 | 第48-50页 |
| 第四章 LMS-FIR/内插滤波的时间交织ADC校正 | 第50-88页 |
| ·传统时间交织ADC校正方法的不足 | 第50-51页 |
| ·无法真正提高性能 | 第50页 |
| ·无法适用于多通道 | 第50-51页 |
| ·输入信号有条件限制 | 第51页 |
| ·时间交织ADC的LMS-FIR及内插滤波校正方法 | 第51-72页 |
| ·LMS-FIR及内插滤波校正方法的提出 | 第52-54页 |
| ·LMS-FIR自适应滤波—采样误差及失配的校正 | 第54-57页 |
| ·内插滤波—子通道采样期望值的产生 | 第57-64页 |
| ·LMS-FIR及内插滤波校正方法的仿真验证—双通道情况 | 第64-72页 |
| ·LMS-FIR及内插滤波校正方法的限制及改进 | 第72-79页 |
| ·现象与解释 | 第72-74页 |
| ·序列相关的内插符号判决 | 第74-78页 |
| ·近一步讨论及LMS迭代更新的控制 | 第78-79页 |
| ·失调失配的校正方法 | 第79-82页 |
| ·LMS-FIR及内插滤波校正方法的多通道推广 | 第82-84页 |
| ·本章小结 | 第84-88页 |
| 第五章 通道ADC的实现方法—速度的优化 | 第88-102页 |
| ·用于时间交织的通道ADC速度优化目标 | 第88-91页 |
| ·采样保持电路的优化 | 第91-96页 |
| ·高频采样线性度的问题 | 第91-93页 |
| ·采样开关的优化 | 第93-96页 |
| ·时钟驱动的优化 | 第96-99页 |
| ·时钟抖动对噪声的影响 | 第96-97页 |
| ·全局时钟与局部负载匹配多相时钟驱动电路 | 第97-99页 |
| ·本章小结 | 第99-102页 |
| 第六章 通道ADC的实现方法—精度的优化 | 第102-124页 |
| ·限制流水线型ADC精度的非理想因素 | 第102-109页 |
| ·比较器失调误差及消除 | 第103-105页 |
| ·余量放大增益误差 | 第105-107页 |
| ·余量放大线性度问题 | 第107-109页 |
| ·流水线型ADC精度的优化方法 | 第109-118页 |
| ·电容失配等误差的INL提取与后处理方法 | 第109-111页 |
| ·基于随机信号注入的流水线型非理想因素后台提取与校正 | 第111-118页 |
| ·单通道高性能流水线型ADC的实现结果 | 第118-122页 |
| ·芯片电路及物理实现 | 第118-119页 |
| ·测试结果及精度校正效果 | 第119-122页 |
| ·本章小结 | 第122-124页 |
| 第七章 时间交织ADC的电路实现方法 | 第124-134页 |
| ·双通道时间交织ADC电路的集成电路实现 | 第124-129页 |
| ·双通道时间交织ADC数字校正的硬件实现 | 第129-132页 |
| ·本章小结 | 第132-134页 |
| 第八章 时间交织ADC的测试与分析方法 | 第134-144页 |
| ·未校正的时间交织ADC测试及结果分析 | 第134-138页 |
| ·经过校正的时间交织ADC测试结果分析 | 第138-142页 |
| ·本章小结 | 第142-144页 |
| 第九章 总结与展望 | 第144-146页 |
| 致谢 | 第146-148页 |
| 附录一:缩略词列表 | 第148-150页 |
| 附录二:参考文献 | 第150-156页 |
| 附录三:在校学习期间发表的论文列表 | 第156-158页 |
| 第一作者发表的论文 | 第156页 |
| 非第一作者发表的论文 | 第156-158页 |
| 附录四:在校学习期间申请的发明专利 | 第158-159页 |
