| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-18页 |
| ·X 处理器介绍 | 第11-12页 |
| ·课题背景与研究内容及意义 | 第12-16页 |
| ·本文主要工作及成果 | 第16-17页 |
| ·本文结构 | 第17-18页 |
| 第二章 寄存器文件总体设计及相关技术 | 第18-26页 |
| ·寄存器文件研究现状 | 第18-19页 |
| ·X 处理器寄存器文件总体设计 | 第19-23页 |
| ·设计目标与端口说明 | 第19-20页 |
| ·读写时序分析与设计 | 第20-22页 |
| ·总体模块划分 | 第22-23页 |
| ·全定制设计技术 | 第23-25页 |
| ·全定制设计流程 | 第23-25页 |
| ·全定制设计工具 | 第25页 |
| ·本章小结 | 第25-26页 |
| 第三章 寄存器文件电路设计与模拟验证 | 第26-52页 |
| ·存储阵列设计 | 第27-30页 |
| ·存储位元的存值结构 | 第27-28页 |
| ·存储位元的读写端口 | 第28-29页 |
| ·模拟结果 | 第29-30页 |
| ·译码模块设计 | 第30-34页 |
| ·读写译码器的电路设计 | 第30-32页 |
| ·读写译码器的译码方式 | 第32-33页 |
| ·模拟结果 | 第33-34页 |
| ·读写控制电路设计 | 第34-40页 |
| ·预充电路与写入控制电路 | 第34-36页 |
| ·灵敏放大电路 | 第36-39页 |
| ·读出选择电路 | 第39-40页 |
| ·内部时钟电路及使能产生电路设计 | 第40-47页 |
| ·内部时钟电路 | 第40-44页 |
| ·读写地址比较电路 | 第44-45页 |
| ·读写使能信号产生电路 | 第45-47页 |
| ·应用基于门控电源（Power-Gating）低功耗设计技术 | 第47-51页 |
| ·堆栈效应（Stacking Effect） | 第47-48页 |
| ·门控电源应用于SRAM 单元 | 第48-49页 |
| ·门控电源应用于该寄存器文件存储阵列 | 第49-51页 |
| ·本章小结 | 第51-52页 |
| 第四章 寄存器文件版图设计与模拟验证 | 第52-68页 |
| ·结构化版图设计与版图布局规划 | 第54-60页 |
| ·版图整体布局规划 | 第54-55页 |
| ·基础单元版图与阵列模块版图 | 第55-59页 |
| ·寄存器文件整体版图设计及验证 | 第59-60页 |
| ·寄生参数效应及优化 | 第60-66页 |
| ·连线的RC 延迟及优化 | 第61-63页 |
| ·IR drop 问题及优化 | 第63-64页 |
| ·串扰问题及优化 | 第64-66页 |
| ·寄存器参数提取与版图后模拟 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 第五章 寄存器文件相关视图创建与分析 | 第68-75页 |
| ·物理视图的提取 | 第68-70页 |
| ·时序模型的建立 | 第70-74页 |
| ·小模块时序模型的建立 | 第70-73页 |
| ·宏模块时序模型的建立 | 第73-74页 |
| ·本章小结 | 第74-75页 |
| 第六章 结束语 | 第75-77页 |
| ·课题工作总结 | 第75页 |
| ·未来工作展望 | 第75-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 作者在学期间取得的学术成果 | 第81页 |