| 摘要 | 第1-5页 |
| ABSTRACT | 第5-11页 |
| 第一章 绪论 | 第11-13页 |
| ·课题背景 | 第11-12页 |
| ·课题研究内容 | 第12页 |
| ·本章小结 | 第12-13页 |
| 第二章 DCI 数字电影系统规范 | 第13-18页 |
| ·数字电影相关规范介绍 | 第13-14页 |
| ·DCI 制定的《数字影院系统规范》 | 第14-15页 |
| ·DCI 规范的总体技术需求 | 第15页 |
| ·DCI 规范的数字电影系统 | 第15-17页 |
| ·数字电影制作流程 | 第15-16页 |
| ·数字电影播放流程 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 第三章 数字电影系统的硬件方案 | 第18-39页 |
| ·DCI 规范对播放系统的需求 | 第18-20页 |
| ·播放系统视频输出接口需求 | 第18-19页 |
| ·播放系统音频输出接口要求 | 第19页 |
| ·播放系统存储需求 | 第19页 |
| ·播放系统解码需求 | 第19页 |
| ·播放系统安全性需求 | 第19-20页 |
| ·播放系统兼容性需求 | 第20页 |
| ·系统总体架构 | 第20-22页 |
| ·FPGA 性能分析与选型 | 第22-25页 |
| ·PCI Express 总线系统 | 第25-29页 |
| ·PCI Express 机电特性 | 第26-27页 |
| ·PCIExpress 性能与效率 | 第27-28页 |
| ·Virtex5 的PCI Express 端点模块 | 第28-29页 |
| ·DDR2 组成的内存系统 | 第29-36页 |
| ·DDR2 信号介绍 | 第30-31页 |
| ·DDR2 的基本操作 | 第31-34页 |
| ·Virtex5 的MIG 接口 | 第34-36页 |
| ·RocketIO GTP 接口 | 第36-38页 |
| ·Xilinx 的RocketIO 的特点 | 第36页 |
| ·Xilinx 的RocketIO 的结构 | 第36-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 数据处理卡硬件方案 | 第39-49页 |
| ·数据处理板卡的总体设计 | 第39-40页 |
| ·Rocket IO 视频数据流发送模块 | 第40-42页 |
| ·RocketIO GTX IP 核配置 | 第40页 |
| ·RocketIO GTX 参考时钟实现 | 第40-41页 |
| ·GTP 输出信号的线缆输出 | 第41-42页 |
| ·音频编码模块 | 第42-44页 |
| ·FPGA 配置模块 | 第44-45页 |
| ·DDR2 内存模块 | 第45-47页 |
| ·MIG 核的配置 | 第45-46页 |
| ·DDR2 模块时钟的实现 | 第46-47页 |
| ·PCI Express 模块 | 第47-48页 |
| ·PCIExpress 端点模块核的配置 | 第47-48页 |
| ·PCIExpress 时钟的实现 | 第48页 |
| ·本章小结 | 第48-49页 |
| 第五章 硬件PCB 的板级设计 | 第49-85页 |
| ·信号完整性基本理论 | 第49-65页 |
| ·传输线理论 | 第49-50页 |
| ·PCB 中的传输线结构 | 第50-51页 |
| ·反射的形成原理与仿真分析 | 第51-59页 |
| ·串扰的产生原理与仿真分析 | 第59-65页 |
| ·系统PCB 板级设计流程 | 第65-67页 |
| ·IBIS 模型和HyperLynx 仿真软件 | 第67页 |
| ·叠层结构设计 | 第67-70页 |
| ·布局设计 | 第70-72页 |
| ·布线设计 | 第72-82页 |
| ·DDR2 布线拓扑结构选择 | 第73-74页 |
| ·DDR2 信号端接设计 | 第74-75页 |
| ·布线前DDR2 串扰仿真 | 第75-77页 |
| ·系统信号布线策略 | 第77-78页 |
| ·布线后仿真 | 第78-82页 |
| ·系统硬件测试 | 第82-84页 |
| ·系统JTAG 测试 | 第82-83页 |
| ·系统数据传输测试 | 第83-84页 |
| ·本章小结 | 第84-85页 |
| 第六章 总结和展望 | 第85-86页 |
| 附录A 数据处理板卡PCB 图 | 第86页 |
| 附录B 数据处理板卡实物图 | 第86-87页 |
| 参考文献 | 第87-89页 |
| 致谢 | 第89-90页 |
| 攻读硕士学位期间已发表或者录用的论文 | 第90-92页 |