| 第一章 绪论 | 第1-10页 |
| 1．1 电视技术的过渡与发展 | 第7-8页 |
| 1．2 中国HDTV的发展进程 | 第8-9页 |
| 1．3 本文的目的及主要内容 | 第9-10页 |
| 第二章 HDTV的视频压缩编码——MPEG-2标准 | 第10-14页 |
| 2．1 HDTV全数字电视系统 | 第10-11页 |
| 2．2 MPEG-2标准 | 第11-14页 |
| 2．2．1 视频压缩编码技术的必要性 | 第11-12页 |
| 2．2．2 MPEG-2的两种分组方式 | 第12-14页 |
| 第三章 计算机PCI总线 | 第14-18页 |
| 3．1 PCI总线概述 | 第14页 |
| 3．2 PCI总线的信号及其操作 | 第14-17页 |
| 3．2．1 PCI总线信号的定义 | 第14-17页 |
| 3．2．2 PCI总线的操作 | 第17页 |
| 3．3 PCI组件产品的开发 | 第17-18页 |
| 第四章 HDTV MPEG-2码流传送速率的变换 | 第18-31页 |
| 4．1 传送流 | 第18页 |
| 4．2 传送流语法和语义 | 第18-23页 |
| 4．3 码流传送速率的定义 | 第23-25页 |
| 4．4 码流传送速率转换的实现 | 第25-31页 |
| 第五章 HDTV简易码流发生器的设计与实现 | 第31-38页 |
| 5．1 概述 | 第31页 |
| 5．2 CMOS 180MHz DDS／DAC Synthesizer——AD9851 | 第31-34页 |
| 5．2．1 本文选用AD9851的目的及其用途 | 第31-33页 |
| 5．2．2 AD9851的操作原理与应用 | 第33-34页 |
| 5．3 简易码流的产生——FPGA | 第34-36页 |
| 5．4 调试与实现结果 | 第36-38页 |
| 第六章 基于计算机PCI总线的卡式MPEG-2码流输出系统的设计与研制 | 第38-50页 |
| 6．1 系统概述 | 第38页 |
| 6．2 PCI总线的配置空间 | 第38-40页 |
| 6．3 PCI总线目标接口 | 第40-44页 |
| 6．3．1 AMCC S5920功能描述 | 第40-42页 |
| 6．3．2 S5920寄存器结构 | 第42页 |
| 6．3．3 直通操作 | 第42-43页 |
| 6．3．4 本文对S5920的操作进程 | 第43-44页 |
| 6．4 译码EPLD | 第44页 |
| 6．5 控制双口RAM的数据输出 | 第44-50页 |
| 附录A HDTV简易码流发生器电路原理图 | 第50-51页 |
| 附录B HDTV简易码流发生器印制版电路图 | 第51-52页 |
| 附录C 基于PCI总线的卡式码流输出系统电路原理图 | 第52-56页 |
| 结束语 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-59页 |
