宽带高分辨率频率合成器研制
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 1 绪论 | 第9-13页 |
| ·频率合成技术发展概况 | 第9-10页 |
| ·国内外技术发展水平 | 第10-12页 |
| ·课题的主要工作 | 第12页 |
| ·章节安排 | 第12-13页 |
| 2 频率合成技术基本理论 | 第13-31页 |
| ·引言 | 第13页 |
| ·锁相环路(PLL) | 第13-20页 |
| ·鉴相器(PD) | 第13-14页 |
| ·环路滤波器(LF) | 第14-17页 |
| ·压控振荡器(VCO) | 第17-18页 |
| ·环路的捕获与跟踪性能 | 第18-19页 |
| ·环路滤波器对相位噪声和杂散的作用 | 第19-20页 |
| ·直接数字频率合成 | 第20-30页 |
| ·DDS 的工作原理 | 第21-22页 |
| ·DDS 的性能特点 | 第22-23页 |
| ·DDS 的频谱分析 | 第23-29页 |
| ·DDS 的相位噪声分析 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 3 频率合成混合设计方案 | 第31-40页 |
| ·引言 | 第31页 |
| ·混合设计方案 | 第31-36页 |
| ·DDS 激励PLL 方式 | 第31-32页 |
| ·DDS 内插PLL 方式 | 第32-33页 |
| ·DDS 与PLL 输出相混频方式 | 第33页 |
| ·DDS 倍频方式 | 第33-34页 |
| ·DDS 阵列合成方式 | 第34-35页 |
| ·FNPLL 频率合成方式 | 第35-36页 |
| ·课题指标及综合方案 | 第36-38页 |
| ·系统指标分析及可实现性论证 | 第38-39页 |
| ·分辨率 | 第38页 |
| ·相位噪声 | 第38页 |
| ·杂散抑制 | 第38-39页 |
| ·频率覆盖范围 | 第39页 |
| ·换频时间 | 第39页 |
| ·本章小结 | 第39-40页 |
| 4 实验研究 | 第40-66页 |
| ·引言 | 第40页 |
| ·器件的选择 | 第40-45页 |
| ·DDS 芯片的选择 | 第40-42页 |
| ·PLL 芯片的选择 | 第42-44页 |
| ·VCO 的选择 | 第44-45页 |
| ·其他重要器件的选择 | 第45页 |
| ·硬件电路设计 | 第45-53页 |
| ·时钟电路设计 | 第45页 |
| ·DDS 电路设计 | 第45-46页 |
| ·辅锁相环电路设计 | 第46-48页 |
| ·主锁相环电路设计 | 第48-50页 |
| ·电磁兼容设计 | 第50-53页 |
| ·单元电路调试 | 第53-55页 |
| ·时钟电路调试 | 第53-54页 |
| ·DDS 电路调试 | 第54页 |
| ·锁相环电路调试 | 第54-55页 |
| ·系统联调及实际测试结果 | 第55-65页 |
| ·本章小结 | 第65-66页 |
| 5 结论与展望 | 第66-68页 |
| ·课题所取得指标的评估 | 第66页 |
| ·课题总结 | 第66页 |
| ·课题展望 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-73页 |
