| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·数字通信与信道编码 | 第7-8页 |
| ·Turbo 乘积码的发展 | 第8-10页 |
| ·本文研究工作及内容安排 | 第10-11页 |
| 第二章 Turbo 乘积码的编译码原理 | 第11-25页 |
| ·乘积码的编码 | 第11-12页 |
| ·乘积码的编码 | 第11-12页 |
| ·乘积码分量码的选择 | 第12页 |
| ·Turbo 乘积码的译码 | 第12-15页 |
| ·Chase 算法 | 第12-13页 |
| ·外信息的计算 | 第13-14页 |
| ·Turbo 乘积码的迭代译码 | 第14-15页 |
| ·缩短Turbo 乘积码的编译码算法 | 第15-17页 |
| ·Turbo 乘积码的缩短结构 | 第15-16页 |
| ·缩短Turbo 乘积码的译码 | 第16-17页 |
| ·基于Chase 算法的改进译码方法 | 第17-21页 |
| ·测试序列快速译码 | 第17-18页 |
| ·节省存储资源的外信息计算方法 | 第18-20页 |
| ·减少候选码字个数的方法 | 第20页 |
| ·无竞争码字时外信息的估计方法 | 第20-21页 |
| ·混合译码算法 | 第21-22页 |
| ·译码性能的理论分析 | 第22-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 Turbo 乘积码的性能分析与仿真 | 第25-37页 |
| ·仿真模型的构造 | 第25页 |
| ·影响Turbo 乘积码性能的因素 | 第25-29页 |
| ·不同分量码对TPC 性能的影响 | 第25-26页 |
| ·不同迭代次数对TPC 性能的影响 | 第26-28页 |
| ·不同候选码字个数对TPC 性能的影响 | 第28-29页 |
| ·不同迭代方式对TPC 性能的影响 | 第29页 |
| ·改进算法的译码性能分析 | 第29-34页 |
| ·改进算法对TPC 性能的影响 | 第30-31页 |
| ·改进算法对缩短TPC 性能的影响 | 第31-34页 |
| ·混合译码算法的性能分析 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 缩短Turbo 乘积码编译码器的FPGA 实现 | 第37-53页 |
| ·缩短Turbo 乘积码FPGA 实现的参数设置 | 第37-39页 |
| ·缩短Turbo 乘积码的编码器设计 | 第39-43页 |
| ·编码器的整体结构 | 第40-41页 |
| ·分量码编码电路 | 第41-42页 |
| ·编码器的资源使用情况 | 第42-43页 |
| ·缩短Turbo 乘积码的译码器设计 | 第43-51页 |
| ·译码器的整体结构 | 第43页 |
| ·控制与存储模块和判决输出模块 | 第43-44页 |
| ·seBCH 译码模块 | 第44-48页 |
| ·eBCH 译码模块 | 第48-50页 |
| ·译码器的资源使用情况和性能分析 | 第50-51页 |
| ·本章小结 | 第51-53页 |
| 第五章 结束语 | 第53-55页 |
| 致谢 | 第55-57页 |
| 参考文献 | 第57-60页 |
| 研究成果 | 第60-61页 |