| 摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-14页 |
| ·通信系统中的信道编码技术 | 第7-12页 |
| ·纠错编码的基本概念 | 第8-10页 |
| ·信道编码定理 | 第10页 |
| ·信道编码理论的发展 | 第10-12页 |
| ·课题的来源 | 第12页 |
| ·国内外动态及研究意义 | 第12-13页 |
| ·本文的研究内容和章节安排 | 第13-14页 |
| 第二章 TURBO乘积码编码/译码技术分析 | 第14-29页 |
| ·引言 | 第14页 |
| ·乘积码的编码技术 | 第14-18页 |
| ·乘积码的编码步骤 | 第14-16页 |
| ·TPC与TCC、LDPC编码器的比较 | 第16-18页 |
| ·乘积码的译码性能 | 第18-22页 |
| ·乘积码的纠错能力 | 第18页 |
| ·乘积码的译码算法 | 第18-22页 |
| ·TURBO乘积码的迭代译码原理 | 第22-28页 |
| ·Chase译码算法 | 第22-24页 |
| ·硬判决码字的可靠性计算 | 第24-26页 |
| ·Turbo乘积码的迭代译码 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 影响TPC译码性能的因素 | 第29-35页 |
| ·引言 | 第29-30页 |
| ·不同码型的TPC性能分析 | 第30-31页 |
| ·硬判决和软判决译码对性能的影响 | 第31-32页 |
| ·迭代次数对译码性能的影响 | 第32-33页 |
| ·不可靠位的选择对译码性能的影响 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 TPC编译码器的 FPGA实现 | 第35-54页 |
| ·FPGA设计的方法 | 第35-36页 |
| ·TPC编码器的FPGA实现 | 第36-42页 |
| ·原始数据接收模块 | 第37页 |
| ·编码模块 | 第37-41页 |
| ·顶层模块 | 第41-42页 |
| ·TPC译码器的FPGA实现 | 第42-52页 |
| ·数据接收模块 | 第44-45页 |
| ·迭代与参数控制模块 | 第45-46页 |
| ·SISO(软入软出)译码模块 | 第46-50页 |
| ·判决输出模块 | 第50-51页 |
| ·顶层模块 | 第51-52页 |
| ·MODELSIM下的仿真验证 | 第52-53页 |
| ·本章小结 | 第53-54页 |
| 第五章 试验结果及性能分析 | 第54-59页 |
| ·TPC编译码器的性能指标 | 第54-55页 |
| ·实验及结果分析 | 第55-58页 |
| ·本章小结 | 第58-59页 |
| 结束语 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 攻读硕士学位期间发表论文 | 第63-64页 |
| 致谢 | 第64-65页 |
| 附录 | 第65-69页 |
| 附录1(64，57)扩展汉明码代数译码校正子计算方法 | 第65-66页 |
| 附录2(64，57)扩展汉明码校正子与错码位置对应表 | 第66-67页 |
| 附录3 MATLAB写数据程序 | 第67-68页 |
| 附录4 MODELSIM仿真顶层文件 | 第68-69页 |