| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第一章 引言 | 第10-15页 |
| ·频率综合技术概述 | 第10-11页 |
| ·国内外研究现状及发展态势 | 第11-13页 |
| ·课题简介 | 第13-15页 |
| 第二章 频率综合技术的基本理论 | 第15-21页 |
| ·DDS 技术的基本理论 | 第15-17页 |
| ·DDS 的工作原理 | 第15页 |
| ·DDS 的频谱分析 | 第15-17页 |
| ·DDS 的相位噪声分析 | 第17页 |
| ·锁相环的基本理论 | 第17-21页 |
| ·环路滤波器的设计 | 第17-18页 |
| ·锁相环关键指标分析 | 第18-21页 |
| 第三章 L 波段锁相信号源 | 第21-34页 |
| ·信号源指标 | 第21页 |
| ·方案设计 | 第21-24页 |
| ·方案分析 | 第21-22页 |
| ·关键器件选择 | 第22页 |
| ·指标分析 | 第22-24页 |
| ·电路设计与调试 | 第24-30页 |
| ·频综电路设计的注意事项 | 第24-26页 |
| ·锁相电路的设计 | 第26-28页 |
| ·单片机电路的设计 | 第28-29页 |
| ·锁相信号源的调试 | 第29-30页 |
| ·测试结果与分析 | 第30-34页 |
| ·测试结果 | 第30-32页 |
| ·结果分析 | 第32-34页 |
| 第四章 微波捷变频频综模拟器 | 第34-48页 |
| ·系统指标及接口描述 | 第34-35页 |
| ·方案设计 | 第35-40页 |
| ·方案分析 | 第35-36页 |
| ·关键器件选择 | 第36页 |
| ·指标分配及可行性分析 | 第36-38页 |
| ·捷变频输出的控制流程 | 第38-40页 |
| ·电路设计与调试 | 第40-45页 |
| ·总体设计 | 第40页 |
| ·正面电路的设计 | 第40-42页 |
| ·背面电路的设计 | 第42-44页 |
| ·整体调试 | 第44-45页 |
| ·测试结果与分析 | 第45-48页 |
| ·系统测试结果 | 第45-47页 |
| ·结果分析 | 第47-48页 |
| 第五章 微波低相噪低杂散捷变频频综模块研究 | 第48-90页 |
| ·整体指标及控制要求 | 第48-49页 |
| ·方案研究 | 第49-65页 |
| ·常用频率综合方案分析 | 第49-53页 |
| ·整体方案 | 第53-55页 |
| ·常见频综方案对本项目的适用性分析 | 第53页 |
| ·双路 DDS 直接激励 PLL 方案的提出 | 第53-54页 |
| ·双路 DDS 激励 PLL 方案的改进 | 第54-55页 |
| ·关键器件选择 | 第55页 |
| ·方案论证 | 第55-65页 |
| ·双路环内下变频锁相方案的论证 | 第56-61页 |
| ·双路环外上变频方案的论证 | 第61-65页 |
| ·电路设计与调试 | 第65-79页 |
| ·晶振倍频模块的设计与调试 | 第66-69页 |
| ·双路 DDS+PLL 模块的设计调试 | 第69-75页 |
| ·开关模块的设计调试 | 第75-77页 |
| ·控制模块的设计调试 | 第77-78页 |
| ·上变频模块的设计调试 | 第78-79页 |
| ·系统联试 | 第79-88页 |
| ·双路 DDS+PLL 捷变频规律的调试及测试结果 | 第80-81页 |
| ·时序调试及测试结果 | 第81-83页 |
| ·最终测试结果 | 第83-88页 |
| ·结果分析 | 第88-90页 |
| 第六章 结论 | 第90-92页 |
| ·本文的贡献 | 第90页 |
| ·不足与改进 | 第90-92页 |
| 致谢 | 第92-93页 |
| 参考文献 | 第93-96页 |
| 附录 | 第96-101页 |
| 攻硕期间的研究成果 | 第101-102页 |