| 第一章 概述 | 第1-12页 |
| ·移动通信系统的发展 | 第7页 |
| ·CDMA技术及其发展 | 第7-9页 |
| ·FPGA简介 | 第9-10页 |
| ·课题的主要工作 | 第10页 |
| ·全文结构安排 | 第10-12页 |
| 第二章 多径传输和分集技术 | 第12-18页 |
| ·多径传播理论 | 第12-14页 |
| ·三种不同的损耗和三种效应 | 第12-13页 |
| ·三种主要快衰落及其产生条件 | 第13-14页 |
| ·分集技术分析 | 第14-18页 |
| ·分集技术 | 第14-15页 |
| ·几种分集合并技术的比较 | 第15-18页 |
| 第三章 Rake接收机的分析和设计 | 第18-28页 |
| ·Rake接收的原理 | 第18-19页 |
| ·IS-95 中Rake接收机的系统模型 | 第19-23页 |
| ·IS-95 中基站Rake接收机的实现方案 | 第19-20页 |
| ·Rake接收机的核心部件------数据解调器和搜索跟踪器 | 第20-22页 |
| ·IS-95 中移动台Rake接收机模型 | 第22-23页 |
| ·WCDMA中Rake接收机模型 | 第23-24页 |
| ·低功耗的灵活Rake接收机的设计 | 第24-28页 |
| ·传统Rake接收机的电路结构 | 第24-25页 |
| ·灵活Rake接收机结构 | 第25-26页 |
| ·后缓冲器Rake接收机 | 第26-28页 |
| 第四章 FPGA器件、HDL语言及开发工具介绍 | 第28-41页 |
| ·器件的选择 | 第28-35页 |
| ·Spartan-3 系列器件简介 | 第28-29页 |
| ·Spartan-3 系列器件结构 | 第29-35页 |
| ·Verilog HDL硬件描述语言 | 第35-37页 |
| ·Verilog HDL简介 | 第35-36页 |
| ·Verilog HDL语言的特点 | 第36页 |
| ·Verilog HDL与VHDL的区别 | 第36-37页 |
| ·开发工具简介 | 第37-39页 |
| ·ISE 简介 | 第37-38页 |
| ·Modelsim简介 | 第38-39页 |
| ·FPGA的开发流程 | 第39-41页 |
| 第五章 Rake接收机关键模块设计及仿真 | 第41-61页 |
| ·PN码产生器 | 第41-46页 |
| ·PN码简介 | 第41-42页 |
| ·m序列 | 第42-44页 |
| ·M序列 | 第44页 |
| ·Gold序列 | 第44-45页 |
| ·PN码产生器的设计与仿真 | 第45-46页 |
| ·64 进制WALSH码模块 | 第46-52页 |
| ·Walsh函数的原理 | 第46-48页 |
| ·Walsh码的划分 | 第48-50页 |
| ·Walsh函数发生器模块设计 | 第50-52页 |
| ·交织解交织模块 | 第52-57页 |
| ·交织编码的原理 | 第52-54页 |
| ·其它常用交织器 | 第54页 |
| ·交织器设计与仿真 | 第54-57页 |
| ·维特比译码器模块 | 第57-61页 |
| ·维特比译码原理 | 第57-59页 |
| ·维特比译码器的FPGA设计 | 第59-61页 |
| 第六章 结束语 | 第61-64页 |
| 参考文献 | 第64-66页 |
| 发表论文和参加科研情况说明 | 第66-67页 |
| 致谢 | 第67页 |