| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-18页 |
| ·课题研究背景 | 第8-11页 |
| ·课题研究意义 | 第11-12页 |
| ·FPGA/CPLD 在 FIR 数字滤波器的应用研究 | 第12-16页 |
| ·本论文主要研究内容 | 第16页 |
| ·本论文的结构 | 第16-18页 |
| 第2章 FPGA/CPLD 的结构特点与应用 | 第18-31页 |
| ·引言 | 第18页 |
| ·各类 PLD 的基本结构 | 第18-23页 |
| ·简单 PLD 的结构 | 第18-20页 |
| ·CPLD 的基本结构 | 第20-21页 |
| ·FPGA 的基本结构 | 第21-23页 |
| ·FPGA/CPLD 的开发应用 | 第23-30页 |
| ·FPGA/CPLD 的应用 | 第23-25页 |
| ·FPGA/CPLD 设计流程及其开发工具 | 第25-30页 |
| ·Xilinx Foundation 简介 | 第30页 |
| ·本章小结 | 第30-31页 |
| 第3章 FIR 数字滤波器的网络结构 | 第31-36页 |
| ·数字滤波器 | 第31-32页 |
| ·FIR 数字滤波器的基本网络结构 | 第32-35页 |
| ·FIR 数字滤波器的直接型网络结构 | 第33页 |
| ·FIR 数字滤波器的线性相位型网络结构 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 第4章 硬件乘法器的设计 | 第36-51页 |
| ·引言 | 第36页 |
| ·定点乘法器的算法和实现 | 第36-45页 |
| ·无符号数一位乘法 | 第36-40页 |
| ·符号数一位乘法 | 第40-41页 |
| ·高基 Booth 算法 | 第41-45页 |
| ·16×16 基4 Booth 乘法器的设计 | 第45-50页 |
| ·部分积产生电路 | 第45-47页 |
| ·16 位补码乘法器的电路实现及仿真 | 第47-50页 |
| ·本章小结 | 第50-51页 |
| 第5章 FIR 数字滤波器的FPGA/CPLD 实现及仿真 | 第51-66页 |
| ·引言 | 第51页 |
| ·直接型 FIR 数字滤波器的电路设计 | 第51-56页 |
| ·FIR 数字滤波器电路的仿真与分析 | 第56-59页 |
| ·FIR 数字滤波器电路的改进与后续工作 | 第59-65页 |
| ·本章小结 | 第65-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 攻读硕士学位期间承担的科研任务与主要成果 | 第71-72页 |
| 致谢 | 第72-73页 |
| 作者简介 | 第73页 |