| 第一章 绪论 | 第1-13页 |
| 1 引言 | 第7-8页 |
| 2 集成电路的发展趋势与现状 | 第8-9页 |
| 3 集成电路的设计方法 | 第9-11页 |
| 4 我们的工作 | 第11-13页 |
| 第二章 MCS-51单片机的原理 | 第13-27页 |
| 1 MCS-51单片机芯片的概述 | 第13-14页 |
| 2 MCS-51单片机的内部结构与工作原理 | 第14-16页 |
| 3 MCS-51单片机的时序功能分析 | 第16-18页 |
| 4 MCS-51单片机的指令系统 | 第18-24页 |
| 2．4．1 MCS-51单片机的指令集 | 第18-23页 |
| 2．4．2 MCS-51单片机的寻址方式 | 第23-24页 |
| 5 MCS-51单片机指令集的分类检索与特征提取 | 第24-27页 |
| 第三章 MCS-51单片机的反向解剖 | 第27-58页 |
| 1 反向解剖概述 | 第27-28页 |
| 2 MCS-51的基本器件模型 | 第28-35页 |
| 3．2．1 CMOS集成电路的特点 | 第28页 |
| 3．2．2 门电路 | 第28-31页 |
| 3．2．3 锁存器、D触发器 | 第31-32页 |
| 3．2．4 数据选择器 | 第32-33页 |
| 3．2．5 RAM单元 | 第33-34页 |
| 3．2．6 异或电路 | 第34-35页 |
| 3 MCS-51子电路的逻辑功能分析 | 第35-42页 |
| 3．3．1 时钟电路 | 第35-38页 |
| 3．3．2 算术运算单元ALU | 第38-40页 |
| 3．3．3 定时器／计数器 | 第40-42页 |
| 4 MCS-51单片机的总体电路 | 第42页 |
| 5 MCS-51单片机的版图设计与LVS验证 | 第42-50页 |
| 3．5．1 版图的设计方法 | 第42-43页 |
| 3．5．2 版图的设计规则 | 第43-48页 |
| 3．5．3 MCS-51的总体版图 | 第48-49页 |
| 3．5．4 逻辑图与版图的一致性验证 | 第49-50页 |
| 6 MCS-51硬核的仿真 | 第50-58页 |
| 第四章 MCS-51单片机的正向设计 | 第58-76页 |
| 1 正向设计概述 | 第58-60页 |
| 2 MCS-51单片机各功能模块的正向设计 | 第60-67页 |
| 4．2．1 端口模块的设计 | 第60-62页 |
| 4．2．2 译码电路模块的设计 | 第62-64页 |
| 4．2．3 包集合模块的设计 | 第64-65页 |
| 4．2．4 程序计数器PC模块的设计 | 第65页 |
| 4．2．5 算术运算单元ALU模块的设计 | 第65-66页 |
| 4．2．6 时钟模块的设计 | 第66-67页 |
| 3 MCS-51单片机总体框图与总体功能的正向设计 | 第67-68页 |
| 4 MCS-51单片机软核的仿真 | 第68-76页 |
| 4．1 RTL级的仿真流程 | 第68-69页 |
| 4．2 RTL级的仿真测试程序 | 第69-70页 |
| 4．3 RTL级的仿真结果 | 第70-72页 |
| 4．4 RTL级程序综合、后仿真 | 第72-76页 |
| 第五章 总结与展望 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 附录 | 第81-86页 |
| 附录A MCS-51单片机芯片总体版图 | 第81-82页 |
| 附录B 累加器ACC的部分源代码 | 第82-84页 |
| 附录C 仿真测试程序之一 | 第84-86页 |
| 附录D 硬核仿真的部分程序源代码 | 第86页 |