| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 引言 | 第13-22页 |
| §1.1 多核DSP概述 | 第13-15页 |
| §1.1.1 DSP芯片发展概述 | 第13-14页 |
| §1.1.2 多核DSP概述 | 第14-15页 |
| §1.1.3 多核DSP发展现状 | 第15页 |
| §1.2 H.264视频编码标准概述 | 第15-19页 |
| §1.2.1 视频编码标准发展 | 第16-17页 |
| §1.2.2 H.264视频编码算法的特点 | 第17-18页 |
| §1.2.3 H.264视频编码算法并行性研究现状 | 第18-19页 |
| §1.3 本文研究的主要内容、目的及意义 | 第19-20页 |
| §1.4 论文的主要工作及创新点 | 第20页 |
| §1.5 本文的结构 | 第20-22页 |
| 第二章 QDSP概述 | 第22-34页 |
| §2.1 QDSP结构 | 第22-26页 |
| §2.1.1 QDSP结构 | 第22-23页 |
| §2.1.2 RISC概述 | 第23页 |
| §2.1.3 DSP概述 | 第23页 |
| §2.1.4 EDMA概述 | 第23-25页 |
| §2.1.5 SDP概述 | 第25-26页 |
| §2.1.6 Qlink通信机制概述 | 第26页 |
| §2.2 QDSP模拟器 | 第26-34页 |
| §2.2.1 模拟器概述 | 第27页 |
| §2.2.2 CPU模拟器 | 第27-29页 |
| §2.2.3 EDMA模拟器 | 第29-30页 |
| §2.2.4 SDP模拟器 | 第30-31页 |
| §2.2.5 Qlink模拟器 | 第31-34页 |
| 第三章 H.264视频编码算法并行性分析 | 第34-50页 |
| §3.1 H.264视频编码算法概述 | 第34-37页 |
| §3.1.1 视频编码器 | 第34-35页 |
| §3.1.2 H.264视频编码原理 | 第35-36页 |
| §3.1.3 H.264编码器RDO性能 | 第36-37页 |
| §3.2 H.264视频编码算法并行性分析 | 第37-40页 |
| §3.2.1 并行算法原理 | 第37页 |
| §3.2.2 H.264编码算法并行性分析 | 第37-40页 |
| §3.3 H.264视频编码算法中的数据相关 | 第40-46页 |
| §3.3.1 帧内预测中的数据相关 | 第40-42页 |
| §3.3.2 帧间预测中的数据相关 | 第42-44页 |
| §3.3.3 变换、量化、反量化、反变换和重排序过程中的数据相关 | 第44页 |
| §3.3.4 滤波过程中的数据相关 | 第44-45页 |
| §3.3.5 熵编码过程中的数据相关 | 第45-46页 |
| §3.4 并行性能分析 | 第46-50页 |
| §3.4.1 Amdahl定律 | 第46-47页 |
| §3.4.2 Gustafson定律 | 第47页 |
| §3.4.3 并行性能分析 | 第47-50页 |
| 第四章 H.264视频编码算法并行编码方案设计 | 第50-58页 |
| §4.1 并行熵编码的并行帧内编码方案设计 | 第50-53页 |
| §4.1.1 图像划分 | 第50页 |
| §4.1.2 相关数据的传递 | 第50-52页 |
| §4.1.3 方案验证 | 第52-53页 |
| §4.2 统一熵编码的并行帧内编码方案设计 | 第53-55页 |
| §4.2.1 相关数据的传递 | 第53-54页 |
| §4.2.2 方案验证 | 第54-55页 |
| §4.3 统一熵编码的并行帧间编码方案设计 | 第55-58页 |
| §4.3.1 相关数据的传递 | 第55-56页 |
| §4.3.2 方案验证 | 第56-58页 |
| 第五章 H.264视频编码算法并行编码方案在QDSP上的实现 | 第58-85页 |
| §5.1 并行熵编码的并行帧内编码实现 | 第58-68页 |
| §5.1.1 并行熵编码的并行帧内编码方案在双处理器上的实现 | 第58-63页 |
| §5.1.2 双核模拟器实验结果 | 第63-64页 |
| §5.1.3 并行熵编码的并行帧内编码在四处理器上的实现 | 第64-68页 |
| §5.2 统一熵编码的并行帧内编码实现 | 第68-77页 |
| §5.2.1 统一熵编码的并行帧内编码方案在双处理器上的实现 | 第68-74页 |
| §5.2.2 双核模拟器实验结果 | 第74-75页 |
| §5.2.3 统一熵编码的并行帧内编码在四处理器上的实现 | 第75-77页 |
| §5.3 统一熵编码的并行帧间编码实现 | 第77-85页 |
| §5.3.1 统一熵编码的并行帧间编码方案在双处理器上的实现 | 第77-81页 |
| §5.3.2 双处理器模拟结果 | 第81-82页 |
| §5.3.3 统一熵编码的并行帧间编码在四处理器上的实现 | 第82-85页 |
| 第六章 实验结果分析 | 第85-88页 |
| §6.1 H.264并行编码算法性能分析 | 第85-86页 |
| §6.2 处理器间数据传递性能分析 | 第86-88页 |
| §6.2.1 SDP性能分析 | 第86页 |
| §6.2.2 Qlink性能分析 | 第86-88页 |
| 第七章 结束语 | 第88-89页 |
| 致谢 | 第89-90页 |
| 参考文献 | 第90-92页 |
| 作者在学期间取得的学术成果 | 第92-93页 |
| 作者在学期间参与的科研课题 | 第93页 |
