动态可重构系统中通信机制的研究与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-17页 |
| ·可重构系统的介绍与描述 | 第9-12页 |
| ·可重构计算的历史与发展 | 第12-13页 |
| ·可重构系统的研究现状 | 第13-15页 |
| ·论文的主要工作 | 第15-17页 |
| ·问题的提出 | 第15-16页 |
| ·论文的主要工作 | 第16-17页 |
| 第二章 关键技术和研究平台搭建 | 第17-25页 |
| ·FPGA的基本原理 | 第17-21页 |
| ·研究实验平台的搭建 | 第21-23页 |
| ·本章小结 | 第23-25页 |
| 第三章 支持动态配置的比特流下载器 | 第25-41页 |
| ·JTAG的工作原理和关键技术 | 第26-29页 |
| ·边界扫描 | 第26页 |
| ·测试访问端口TAP | 第26-29页 |
| ·S3C2440通用I/O的介绍 | 第29-30页 |
| ·下载器的具体实现 | 第30-40页 |
| ·驱动接口的设计 | 第32-34页 |
| ·底层驱动的实现 | 第34-40页 |
| ·读出芯片的ID | 第35-36页 |
| ·配置比特流输入配置电路 | 第36-38页 |
| ·配置比特流从配置电路读出 | 第38-39页 |
| ·读取状态寄存器 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第四章 软硬件任务通信机制 | 第41-59页 |
| ·可重构通信机制研究 | 第41-46页 |
| ·可重构系统耦合模式研究 | 第41-44页 |
| ·软硬件任务通信模型研究 | 第44-45页 |
| ·通信协议研究 | 第45-46页 |
| ·软硬件任务通信的硬件实现 | 第46-53页 |
| ·S3C2440中断机制介绍 | 第47-48页 |
| ·FPGA引脚介绍 | 第48-49页 |
| ·S3C2440和FPGA连接的设计与实现 | 第49-51页 |
| ·通信的流程 | 第51-53页 |
| ·软硬件任务通信模块的设计与实现 | 第53-58页 |
| ·初始化模块的设计与实现 | 第53-54页 |
| ·FPGA向CPU发送数据的设计与实现 | 第54-55页 |
| ·CPU向FPGA发送数据的设计与实现 | 第55-56页 |
| ·中断管理程序的设计与实现 | 第56-58页 |
| ·本章小结 | 第58-59页 |
| 第五章 系统实验与结果分析 | 第59-63页 |
| ·实验平台简介 | 第59-60页 |
| ·测试结果 | 第60-61页 |
| ·结果分析 | 第61-63页 |
| 第六章 结论与展望 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 致谢 | 第69-71页 |
| 攻读硕士期间科研情况 | 第71页 |
