高速突发通信的全数字解调器设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-12页 |
| ·研究背景 | 第8-9页 |
| ·数字调制解调技术的发展现状 | 第9-11页 |
| ·本文主要工作及内容安排 | 第11-12页 |
| 2 GMSK调制解调原理 | 第12-22页 |
| ·MSK调制原理 | 第12-13页 |
| ·GMSK调制原理 | 第13-15页 |
| ·GMSK中频全数字解调原理 | 第15-21页 |
| ·数字下变频 | 第15-16页 |
| ·相干解调与非相干解调 | 第16-17页 |
| ·载波同步 | 第17-18页 |
| ·位同步 | 第18-19页 |
| ·检测器 | 第19页 |
| ·突发检测 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 3 GMSK全数字调制解调器的设计与仿真 | 第22-43页 |
| ·调制器的设计与MATLAB仿真 | 第22-26页 |
| ·数据加扰 | 第22-23页 |
| ·帧结构设计 | 第23-24页 |
| ·高斯滤波器设计 | 第24-25页 |
| ·GMSK相位成型及中频调制的设计 | 第25-26页 |
| ·解调器的设计与MATLAB仿真 | 第26-41页 |
| ·数字下变频 | 第26-28页 |
| ·突发检测算法 | 第28-31页 |
| ·非相干解调 | 第31-32页 |
| ·载波同步 | 第32-37页 |
| ·位同步 | 第37-41页 |
| ·调制解调系统的级联仿真 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 4 高速数字调制解调器的硬件设计 | 第43-55页 |
| ·高速数字调制解调器的硬件方案 | 第43-44页 |
| ·主要器件的选型 | 第44-48页 |
| ·FPGA | 第44-45页 |
| ·A/D转换器 | 第45页 |
| ·D/A转换器 | 第45-46页 |
| ·CPCI控制器 | 第46-47页 |
| ·外扩存储器 | 第47-48页 |
| ·核心电路设计 | 第48-52页 |
| ·A/D转换电路设计 | 第48-49页 |
| ·D/A转换及中频驱动电路设计 | 第49-50页 |
| ·外扩存储器模块设计 | 第50-51页 |
| ·电源模块设计 | 第51-52页 |
| ·高速PCB设计 | 第52-54页 |
| ·Cadence | 第52页 |
| ·PCB设计 | 第52-54页 |
| ·本章小结 | 第54-55页 |
| 5 GMSK调制解调器的FPGA实现 | 第55-67页 |
| ·调制器的FPGA实现 | 第55-59页 |
| ·数据加扰 | 第55页 |
| ·差分编码/映射 | 第55-56页 |
| ·高斯滤波器 | 第56-57页 |
| ·GMSK相位成型及中频调制的FPGA实现 | 第57-58页 |
| ·AD9736的配置 | 第58-59页 |
| ·非相干解调器的FPGA实现 | 第59-64页 |
| ·数字下变频的FPGA实现 | 第59-60页 |
| ·突发检测的实现 | 第60-61页 |
| ·载波频率同步的实现 | 第61-62页 |
| ·位同步的实现 | 第62-64页 |
| ·系统测试 | 第64-66页 |
| ·测试系统的构建 | 第64-65页 |
| ·误码率测试 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 6 总结 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-74页 |
| 攻读硕士学位期间发表的论文和参与的项目 | 第74页 |
