基于FPGA的小型CPU中通信协议的研究及IP Core的开发
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第1章 绪论 | 第12-19页 |
| ·FPGA的发展与前景 | 第12-13页 |
| ·软硬结合的发展优势 | 第13-15页 |
| ·开发模式的选择 | 第15-16页 |
| ·IP Core的发展背景 | 第16-17页 |
| ·本文主要研究的内容和开展的工作 | 第17-18页 |
| ·本文的组织结构 | 第18-19页 |
| 第2章 小型CPU中的数据通信协议 | 第19-33页 |
| ·小型CPU的一般构造 | 第19-21页 |
| ·SPI数据通信协议 | 第21-24页 |
| ·工作方式的分析 | 第21-22页 |
| ·工作原理的分析 | 第22-24页 |
| ·I2C数据通信协议 | 第24-29页 |
| ·工作方式的分析 | 第24-25页 |
| ·工作原理的分析 | 第25-29页 |
| ·UART数据通信协议 | 第29-33页 |
| ·工作方式的分析 | 第29-30页 |
| ·工作原理的分析 | 第30-33页 |
| 第3章 FPGA的开发流程 | 第33-39页 |
| ·开发流程概述 | 第33-35页 |
| ·静态时序分析 | 第35-39页 |
| ·时序路径 | 第36-37页 |
| ·优化方法 | 第37-39页 |
| 第4章 SPI(主设备)的架构设计 | 第39-45页 |
| ·环境说明 | 第39页 |
| ·功能分析 | 第39-41页 |
| ·接口设计 | 第41-42页 |
| ·总体架构图 | 第42-43页 |
| ·总体动作时序图 | 第43-45页 |
| 第5章 SH(主设备)的详细设计 | 第45-55页 |
| ·User I/F Control模块详细设计 | 第45-51页 |
| ·Port Control模块详细设计 | 第51-55页 |
| 第6章 SPI(主设备)的功能验证 | 第55-62页 |
| ·验证环境 | 第55-57页 |
| ·模拟上位机模块 | 第57-59页 |
| ·模拟下位机模块 | 第59-61页 |
| ·综合模块 | 第61-62页 |
| 第7章 总结与展望 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 致谢 | 第65-66页 |
| 学位论文评阅及答辩情况表 | 第66页 |