| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 英文缩略语表 | 第10-11页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 研究背景及意义 | 第11-12页 |
| 1.2 国内外研究动态 | 第12-15页 |
| 1.2.1 射频信号流盘与回放系统国内外研究现状 | 第12-13页 |
| 1.2.2 高速数据传输技术发展历程 | 第13-14页 |
| 1.2.3 半导体存储技术发展历程 | 第14-15页 |
| 1.3 本文的主要工作及研究内容 | 第15-16页 |
| 1.4 论文结构安排 | 第16-17页 |
| 第二章 方案设计与关键技术分析 | 第17-31页 |
| 2.1 高速数据传输技术与存储器特性介绍 | 第17-23页 |
| 2.1.1 高速串行数据传输技术 | 第17-20页 |
| 2.1.1.1 吉比特收发器系统整体结构 | 第18-19页 |
| 2.1.1.2 吉比特收发器线路编码方案 | 第19页 |
| 2.1.1.3 高速串行数据传输解决方案 | 第19-20页 |
| 2.1.2 存储器特性 | 第20-23页 |
| 2.1.2.1 半导体存储器分类 | 第20-21页 |
| 2.1.2.2 存储芯片 | 第21-22页 |
| 2.1.2.3 动态随机存储器DRAM | 第22-23页 |
| 2.2 射频信号流盘与回放系统总体功能与技术指标 | 第23页 |
| 2.3 总体方案设计 | 第23-25页 |
| 2.4 高速数据传输与存储模块方案设计及关键技术分析 | 第25-30页 |
| 2.4.1 中频信号处理单元总体方案设计 | 第25页 |
| 2.4.2 高速数据传输与存储控制关键技术及相应解决方案 | 第25-30页 |
| 2.4.2.1 PXI Express协议 | 第26-27页 |
| 2.4.2.2 Aurora协议 | 第27-28页 |
| 2.4.2.3 DDR3 SDRAM高速存储控制 | 第28-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第三章 PXIe传输协议的研究与实现 | 第31-52页 |
| 3.1 PCIe总线协议研究 | 第31-38页 |
| 3.1.1 PCIe系统拓扑 | 第31-32页 |
| 3.1.2 PCIe事务及分层结构 | 第32-34页 |
| 3.1.3 PCIe事务层协议简介 | 第34-38页 |
| 3.2 PXIe协议实现 | 第38-51页 |
| 3.2.1 基于PIO功能的指令、参数传递 | 第38-39页 |
| 3.2.2 DMA方式数据传输设计 | 第39-51页 |
| 3.2.2.1 TLP接收模块(Rx_module) | 第41-44页 |
| 3.2.2.2 TLP发送模块(Tx_module) | 第44-47页 |
| 3.2.2.3 DMA控制逻辑(DMA_control) | 第47-49页 |
| 3.2.2.4 中断控制模块(Interrupt_module) | 第49-51页 |
| 3.3 本章小结 | 第51-52页 |
| 第四章 Aurora协议、DDR3存储控制的研究与实现 | 第52-66页 |
| 4.1 Aurora传输协议 | 第52-59页 |
| 4.1.1 Aurora协议数据发送和接收 | 第53-55页 |
| 4.1.2 Aurora协议流量控制 | 第55-56页 |
| 4.1.3 Aurora协议实现 | 第56-59页 |
| 4.2 DDR3存储控制 | 第59-65页 |
| 4.3 本章小结 | 第65-66页 |
| 第五章 测试验证与结果分析 | 第66-78页 |
| 5.1 测试平台搭建和测试方案 | 第66-68页 |
| 5.2 系统测试结果 | 第68-77页 |
| 5.2.1 PXIe协议通信测试 | 第68-72页 |
| 5.2.1.1 基于PIO参数、命令配置测试 | 第68-70页 |
| 5.2.1.2 DMA功能测试 | 第70-72页 |
| 5.2.2 DDR3存储控制器读写测试 | 第72-74页 |
| 5.2.3 Aurora协议传输测试 | 第74-77页 |
| 5.3 本章小结 | 第77-78页 |
| 第六章 总结与展望 | 第78-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-82页 |
