| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第14-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 研究背景 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-19页 |
| 1.2.1 并行数据挖掘 | 第16-18页 |
| 1.2.2 异构计算 | 第18-19页 |
| 1.3 本文的结构安排 | 第19-21页 |
| 第二章 基于OpenCL标准的异构计算 | 第21-38页 |
| 2.1 异构计算概述 | 第21-23页 |
| 2.1.1 常见异构计算标准 | 第21-22页 |
| 2.1.2 常见异构计算平台 | 第22-23页 |
| 2.2 OpenCL的异构计算标准 | 第23-28页 |
| 2.2.1 平台模型 | 第24页 |
| 2.2.2 执行模型 | 第24-27页 |
| 2.2.3 内存模型 | 第27-28页 |
| 2.2.4 编程模型 | 第28页 |
| 2.3 基于FPGA的异构计算平台 | 第28-37页 |
| 2.3.1 FPGA概述 | 第28-31页 |
| 2.3.2 基于FPGA的OpenCL平台结构 | 第31-34页 |
| 2.3.3 基于FPGA的OpenCL优化技术 | 第34-37页 |
| 2.4 本章小结 | 第37-38页 |
| 第三章 KNN算法异构加速方案设计 | 第38-55页 |
| 3.1 KNN算法描述与分析 | 第38-40页 |
| 3.1.1 KNN算法描述 | 第38-39页 |
| 3.1.2 KNN算法分析 | 第39-40页 |
| 3.2 KNN算法异构加速系统总体设计 | 第40-43页 |
| 3.2.1 设备内核的划分 | 第40-41页 |
| 3.2.2 顶层系统设计 | 第41-43页 |
| 3.3 KNN算法异构加速模块设计 | 第43-53页 |
| 3.3.1 距离计算内核的分析与设计 | 第43-48页 |
| 3.3.2 距离排序内核的分析与设计 | 第48-52页 |
| 3.3.3 投票统计模块的分析与设计 | 第52-53页 |
| 3.4 本章小结 | 第53-55页 |
| 第四章 K-means算法异构加速方案设计 | 第55-67页 |
| 4.1 K-means算法描述与分析 | 第55-58页 |
| 4.1.1 K-means算法描述 | 第55-57页 |
| 4.1.2 K-means算法分析 | 第57-58页 |
| 4.2 K-means算法异构加速系统设计 | 第58-61页 |
| 4.2.1 设备内核的划分 | 第58-59页 |
| 4.2.2 顶层系统设计 | 第59-61页 |
| 4.3 K-means算法异构加速模块设计 | 第61-66页 |
| 4.3.1 数据归类内核的分析与设计 | 第61-63页 |
| 4.3.2 新质心统计内核的分析与设计 | 第63-65页 |
| 4.3.3 迭代控制模块分析与设计 | 第65-66页 |
| 4.4 本章小结 | 第66-67页 |
| 第五章 基于异构计算平台的算法实现与测试 | 第67-84页 |
| 5.1 开发平台简介 | 第67-68页 |
| 5.1.1 硬件平台介绍 | 第67-68页 |
| 5.1.2 软件平台介绍 | 第68页 |
| 5.2 宿主机程序设计 | 第68-71页 |
| 5.2.1 KNN算法宿主机程序设计 | 第68-70页 |
| 5.2.2 K-means算法宿主机程序设计 | 第70-71页 |
| 5.3 FPGA设备内核的实现 | 第71-75页 |
| 5.3.1 KNN算法加速的FPGA内核实现 | 第71-73页 |
| 5.3.2 K-means算法加速的FPGA内核实现 | 第73-75页 |
| 5.4 测试方案 | 第75-76页 |
| 5.5 测试结果及性能分析 | 第76-83页 |
| 5.5.1 KNN算法实现的测试结果与分析 | 第76-79页 |
| 5.5.2 K-means算法实现的测试结果与分析 | 第79-83页 |
| 5.6 本章小结 | 第83-84页 |
| 第六章 总结与展望 | 第84-86页 |
| 6.1 工作总结 | 第84-85页 |
| 6.2 研究展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-91页 |
| 在学期间取得的与学位论文相关的研究成果 | 第91-92页 |