| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-17页 |
| 1.1 课题研究背景 | 第10-11页 |
| 1.2 动态随机存储器的发展历程 | 第11-14页 |
| 1.3 国内外研究动态 | 第14-16页 |
| 1.4 本课题意义 | 第16-17页 |
| 第二章 SDRAM的基本原理和操作 | 第17-33页 |
| 2.1 SDRAM器件内部基本结构 | 第17-19页 |
| 2.2 SDRAM器件接.介绍 | 第19页 |
| 2.3 SDRAM器件的基本操作 | 第19-32页 |
| 2.3.1 初始化操作 | 第19-21页 |
| 2.3.2 预充电操作 | 第21-23页 |
| 2.3.3 刷新操作 | 第23-25页 |
| 2.3.4 行激活操作 | 第25-26页 |
| 2.3.5 读写操作 | 第26-29页 |
| 2.3.6 突发长度访问和数据掩码 | 第29-30页 |
| 2.3.7 终结电阻（ODT） | 第30-32页 |
| 2.4 本章小结 | 第32-33页 |
| 第三章 LPDDR2/DDR3-SDRAM控制器规格定义 | 第33-44页 |
| 3.1 控制器支持的功能特性 | 第33-34页 |
| 3.2 传输总线从控制器接 | 第34-35页 |
| 3.2.1 OCP总线接 | 第34-35页 |
| 3.2.2 AXI总线接 | 第35页 |
| 3.2.3 AHB总线接 | 第35页 |
| 3.3 与PHY交互的DFI接 | 第35-36页 |
| 3.4 内存访问调度（SCHEDULE） | 第36-40页 |
| 3.4.1 开页访问模式 | 第37-39页 |
| 3.4.2 闭页访问 | 第39-40页 |
| 3.4.3 优先级调整 | 第40页 |
| 3.5 多种数据传输模式 | 第40-41页 |
| 3.5.1 数据传输位宽多样性 | 第40-41页 |
| 3.5.2 数据传输突发模式 | 第41页 |
| 3.6 自动刷新模式 | 第41-42页 |
| 3.7 自刷新和自动省电模式 | 第42-43页 |
| 3.8 本章小结 | 第43-44页 |
| 第四章 LPDDR2/DDR3-SDRAM控制器硬件实现 | 第44-59页 |
| 4.1 LPDDR2/DDR3 SDRAM控制器架构简介 | 第44-46页 |
| 4.1.1 内存控制器初始化流程 | 第45页 |
| 4.1.2 内存控制器读写操作流程 | 第45-46页 |
| 4.2 AHB从控制器的设计 | 第46-47页 |
| 4.3 AMBA AXI/OCP接.从控制器模块 | 第47-48页 |
| 4.4 仲裁控制模块 | 第48-50页 |
| 4.5 初始化和刷新控制模块 | 第50-54页 |
| 4.5.1 自动刷新和自刷新 | 第50-53页 |
| 4.5.2 初始化 | 第53-54页 |
| 4.6 指令缓存和时序控制模块 | 第54-56页 |
| 4.7 写入数据控制模块 | 第56-58页 |
| 4.8 本章小结 | 第58-59页 |
| 第五章 功能仿真和DC综合 | 第59-62页 |
| 5.1 功能测试 | 第59-60页 |
| 5.2 DESIGN COMPILER综合结果 | 第60-61页 |
| 5.3 本章小结 | 第61-62页 |
| 第六章 FPGA软硬件协同测试 | 第62-72页 |
| 6.1 FPGA测试平台 | 第62页 |
| 6.2 编写SDRAM控制器软硬件协同验证的C程序代码 | 第62-71页 |
| 6.2.1 SDRAM的初始化 | 第62-69页 |
| 6.2.2 CPU等访问内存的测试 | 第69-70页 |
| 6.2.3 休眠模式的测试 | 第70-71页 |
| 6.3 本章小结 | 第71-72页 |
| 第七章 结论和展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-77页 |
