60GHz射频前端集成技术分析与设计
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 60GHz通信概述 | 第14-15页 |
| 1.2 射频集成技术发展 | 第15-16页 |
| 1.3 目前发展态势 | 第16-17页 |
| 1.4 本文主要工作及技术难点 | 第17页 |
| 1.5 论文结构安排 | 第17-18页 |
| 第二章 通信系统射频前端 | 第18-46页 |
| 2.1 射频前端发射机 | 第18-19页 |
| 2.1.1 直接变换式发射机 | 第18页 |
| 2.1.2 两步变换式发射机 | 第18-19页 |
| 2.2 射频前端接收机 | 第19-25页 |
| 2.2.1 超外差式接收机 | 第19-22页 |
| 2.2.2 零中频式接收机 | 第22-24页 |
| 2.2.3 低中频式接收机 | 第24-25页 |
| 2.3 60GHz集成化产品 | 第25-28页 |
| 2.3.1 V60TXWG3发射端 | 第26-27页 |
| 2.3.2 V60RXWG3接收端 | 第27-28页 |
| 2.4 60GHz通信射频前端设计和仿真 | 第28-45页 |
| 2.4.1 60GHz通信射频前端主要技术指标 | 第28-29页 |
| 2.4.2 60GHz通信射频前端结构 | 第29-31页 |
| 2.4.3 60GHz通信射频前端所用的器件 | 第31-35页 |
| 2.4.4 60GHz通信链路仿真 | 第35-45页 |
| 2.5 本章小结 | 第45-46页 |
| 第三章 60GHz低噪声放大器设计方案 | 第46-59页 |
| 3.1 偏置电路 | 第46页 |
| 3.2 低噪声放大器的拓扑结构 | 第46-49页 |
| 3.3 低噪声放大器输入匹配 | 第49-52页 |
| 3.4 最小噪声和最大功率增益匹配 | 第52-54页 |
| 3.5 低功耗下的噪声优化 | 第54-57页 |
| 3.6 本章小结 | 第57-59页 |
| 第四章 60GHz低噪声放大器的设计实例 | 第59-87页 |
| 4.1 CMOS工艺制备电阻 | 第59-61页 |
| 4.2 CMOS工艺制备电容 | 第61-62页 |
| 4.3 CMOS工艺制备电感 | 第62-65页 |
| 4.4 0.18μm工艺下的低噪声放大器设计 | 第65-73页 |
| 4.4.1 并联电阻匹配 | 第67-69页 |
| 4.4.2 串联-并联电阻匹配 | 第69-70页 |
| 4.4.3 源极电感负反馈匹配 | 第70-72页 |
| 4.4.4 小结 | 第72-73页 |
| 4.5 0.13μm工艺下的低噪声放大器设计 | 第73-85页 |
| 4.5.1 并联电阻匹配 | 第73-75页 |
| 4.5.2 串联-并联电阻匹配 | 第75-76页 |
| 4.5.3 源极电感负反馈匹配 | 第76-78页 |
| 4.5.4 级联改进增益 | 第78-85页 |
| 4.6 版图 | 第85-86页 |
| 4.7 本章小结 | 第86-87页 |
| 第五章 总结和展望 | 第87-88页 |
| 致谢 | 第88-89页 |
| 参考文献 | 第89-92页 |
| 个人简历 | 第92-93页 |
